中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

43 records (took 0.03 seconds)

    SYSTEME DE CONVERSION D'ENERGIE THERMIQUE EN ENERGIE ELECTRIQUE
    21.
    发明专利
    SYSTEME DE CONVERSION D'ENERGIE THERMIQUE EN ENERGIE ELECTRIQUE 未知

    公开(公告)号：FR2977983A1

    公开(公告)日：2013-01-18

    申请号：FR1156280

    申请日：2011-07-11

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2

    Inventor： SAVELLI GUILLAUME ,  CORONEL PHILIPPE ,  MONFRAY STEPHANE ,  SKOTNICKI THOMAS

    IPC: H01L35/02

    Abstract: Ensemble de conversion d'énergie thermique en énergie électrique comportant au moins un bilame à la température (8) disposé dans un espace (6) délimité par une source chaude (TH) et une source froide (TC) situées en face l'une de l'autre, ledit bilame (8) s'étendant le long d'un axe longitudinal (X), au moins un élément suspendu (10) solidaire en mouvement de l'élément sensible (8) et s'étendant latéralement à partir de l'élément sensible (8) et comportant une extrémité libre (10.2), et au moins un élément piézoélectrique (12) fixé sur l'élément suspendu (10) de sorte qu'il soit mis en vibration lorsque le bilame (8) change de configuration, ledit élément piézoélectrique (12) étant situé en dehors de l'espace défini entre le bilame (8) et la source chaude (TH) et en dehors de l'espace entre le bilame (8) et la source froide (TC).

    PROCEDE DE REALISATION D'UN DISPOSITIF A EFFET DE CHAMP A CANAL GERMANIUM SUR ISOLANT.
    22.
    发明专利
    PROCEDE DE REALISATION D'UN DISPOSITIF A EFFET DE CHAMP A CANAL GERMANIUM SUR ISOLANT. 未知

    公开(公告)号：FR2922361A1

    公开(公告)日：2009-04-17

    申请号：FR0707188

    申请日：2007-10-12

    Applicant: COMMISSARIAT ENERGIE ATOMIQUE

    Inventor： BATAIL ESTELLE ,  MONFRAY STEPHANE ,  SKOTNICKI THOMAS ,  CLAVELIER LAURENT

    IPC: H01L21/336 ,  H01L21/762

    Abstract: Un dispositif à effet de champ comportant un canal en germanium sur isolant est réalisé à partir d'une couche (5) en silicium initialement séparée d'un substrat (1) par au moins une couche (8) en matériau diélectrique. La couche (5) en silicium est bordée par des espaceurs en matériau diélectrique. Une couche monocristalline (10) en alliage de silicium-germanium est formée sur la couche (5) en silicium. Cette dernière étant ensuite enrichie en germanium pour former une couche (13) monocristalline en germanium. L'enrichissement, réalisé au moyen d'une oxydation thermique, laisse sur la couche (13) en germanium une couche (12) à base d'oxyde de silicium. Une couche d'encapsulation (14) en matériau diélectrique est ensuite déposée pour encapsuler le dispositif. La face supérieure de la couche (12) à base d'oxyde de silicium est alors libérée, de manière autoalignée, pour permettre son élimination et ainsi libérer la couche (13) monocristalline en germanium, servant de base à la formation du dispositif à effet de champ.

    26.
    发明专利
    未知

    公开(公告)号：DE60314203D1

    公开(公告)日：2007-07-19

    申请号：DE60314203

    申请日：2003-04-28

    Applicant: ST MICROELECTRONICS SA

    Inventor： MONFRAY STEPHANE ,  DUTARTRE DIDIER ,  BOEUF FREDERIC

    IPC: H01S5/34 ,  H04L9/08

    Abstract: An integrated circuit, incorporating a semiconductor device forming the source of a single photon, comprises on a silicon substrate (SB): (a) a MOS transistor (TR) having a grid in the shape of a mushroom, capable of delivering on its drain, in a controlled manner, a single electron in response to a control voltage applied on its grid; (b) at least one compatible silicon quantum box (BQ), electrically coupled to the drain region (D) of the transistor, and capable of emitting a single photon on the reception of a single electron emitted by the transistor. Independent claims are also included for: (a) a cryptographic device incorporating this integrated circuit; (b) a method for the fabrication of this integrated circuit; (c) a method for the emission of a single photon using this integrated circuit.

    Production of field effect transistors with reduced short channel effects and offering an elevated degree of integration for Silicon On Insulator integrated circuits
    27.
    发明专利
    Production of field effect transistors with reduced short channel effects and offering an elevated degree of integration for Silicon On Insulator integrated circuits 未知

    公开(公告)号：FR2865850A1

    公开(公告)日：2005-08-05

    申请号：FR0401018

    申请日：2004-02-03

    Applicant: ST MICROELECTRONICS SA

    Inventor： SKOTNICKI THOMAS ,  CHANEMOUGAME DANIEL ,  MONFRAY STEPHANE

    IPC: H01L21/336 ,  H01L29/786 ,  H01L29/423

    Abstract: The production of a field effect transistor comprises: (A) obtaining a conductor substrate (100) supporting a portion of semiconductor material above a surface (S), with a portion of temporary material between it and the substrate; (B) forming a gate (2) comprising an upper part (C) in rigid liaison with the semiconductor material and a support part (A) resting on the substrate, the gate being obtained such that it is electrically insulated with respect to the semiconductor material and the conductor substrate; (C) removing the temporary material, the gate assuring the retention of the semiconductor material portion with respect to the substrate, in a manner to create an empty space between the semiconductor material portion and the substrate in place of the temporary material; (D) filling, at least partially, the empty space with an insulating material. Independent claims are also included for: (A) a field effect transistor produced by the method; (B) an integrated circuit incorporating this field effect transistor.

    29.
    发明专利
    未知

    公开(公告)号：FR2819341A1

    公开(公告)日：2002-07-12

    申请号：FR0100295

    申请日：2001-01-11

    Applicant: ST MICROELECTRONICS SA

    Inventor： SKOTNICKI THOMAS ,  MONFRAY STEPHANE ,  MALLARDEAU CATHERINE

    IPC: H01L21/8242 ,  H01L27/108

    Abstract: A process for making a DRAM-type cell includes growing layers of silicon germanium and layers of silicon, by epitaxy from a silicon substrate; superposing a first layer of N+ doped silicon and a second layer of P doped silicon; and forming a transistor on the silicon substrate. The method also includes etching a trench in the extension of the transistor to provide an access to the silicon germanium layers relative to the silicon layers over a pre-set depth to form lateral cavities, and forming a capacitor in the trench and in the lateral cavities.

Patent Agency Ranking