公开(公告)号：GB2508305A

公开(公告)日：2014-05-28

申请号：GB201321010

申请日：2012-06-01

Applicant: IBM

Inventor： GUILLORN MICHAEL A ,  JOSEPH ERIC A ,  LIU FEI ,  ZHANG ZENG

IPC: B81C1/00 ,  H01H1/00

Abstract: A method is disclosed to fabricate an electro-mechanical device such as a MEMS or NEMS switch. The method includes providing a silicon layer disposed over an insulating layer that is disposed on a silicon substrate; releasing a portion of the silicon layer from the insulating layer so that it is at least partially suspended over a cavity in the insulating layer; depositing a metal (e.g., Pt) on at least one surface of at least the released portion of the silicon layer and, using a thermal process, fully siliciding at least the released portion of the silicon layer using the deposited metal. The method eliminates silicide-induced stress to the released Si member, as the entire Si member is silicided. Furthermore no conventional wet chemical etch is used after forming the fully silicided material thereby reducing a possibility of causing corrosion of the silicide and an increase in stiction.

公开(公告)号：DE112012001813T5

公开(公告)日：2014-02-06

申请号：DE112012001813

申请日：2012-06-01

Applicant: IBM

Inventor： GUILLORN MICHAEL A ,  JOSEPH ERIC A ,  LIU FEI ,  ZHANG ZENG

IPC: H01L21/31

Abstract: Es wird ein Verfahren offenbart, um eine elektro-mechanische Einheit herzustellen, wie beispielsweise einen MEMS- oder einen NEMS-Schalter. Das Verfahren beinhaltet ein Bereitstellen einer Silicium-Schicht, die über einer isolierenden Schicht aufgebracht wird, die auf einem Silicium-Substrat aufgebracht ist; ein Ablösen eines Anteils der Silicium-Schicht von der isolierenden Schicht derart, dass er wenigstens teilweise schwebend über einem Hohlraum in der isolierenden Schicht gehalten ist; ein Abscheiden eines Metalls (z. B. Pt) auf wenigstens einer Oberfläche von wenigstens dem abgelösten Anteil der Silicium-Schicht und ein Verwenden eines thermischen Prozesses, der wenigstens den abgelösten Anteil der Silicium-Schicht unter Verwendung des abgeschiedenen Metalls vollständig silicidiert. Das Verfahren beseitigt eine durch ein Silicid induzierte Spannung an dem abgelösten Si-Element, da das gesamte Si-Element silicidiert ist. Des Weiteren wird nach dem Bilden des vollständig silicidierten Materials kein herkömmlicher nasschemischer Ätzvorgang verwendet, wodurch eine Möglichkeit für ein Verursachen einer Korrosion des Silicids und eine Zunahme der Haftreibung verringert wird.

公开(公告)号：DE102012207913A1

公开(公告)日：2012-12-13

申请号：DE102012207913

申请日：2012-05-11

Applicant: IBM

Inventor： CHANG JOSEPHINE B ,  HAENSCH WILFRIED ERNST-AUGUST ,  GUILLORN MICHAEL A

IPC: H01L21/336 ,  H01L29/78

Abstract: FinFET-Einheiten und Verfahren zu ihrer Fertigung werden bereitgestellt. In einem Aspekt beinhaltet ein Verfahren zur Fertigung einer FET-Einheit die folgenden Schritte. Ein Wafer, der eine aktive Schicht auf einem Isolator aufweist, wird bereitgestellt. Eine Vielzahl von Finnen-Hartmasken wird auf der aktiven Schicht strukturiert. Ein Dummy-Gate wird über einem mittleren Abschnitt der Finnen-Hartmasken platziert. Ein oder mehrere Dotiermittel werden in Source- und Drain-Bereichen der Einheit implantiert. Eine dielektrische Füllmaterialschicht wird um das Dummy-Gate herum abgeschieden. Das Dummy-Gate wird entfernt, um einen Graben in der dielektrischen Füllmaterialschicht auszubilden. Die Finnen-Hartmasken werden dazu verwendet, eine Vielzahl von Finnen in der aktiven Schicht in dem Graben zu ätzen. Die Dotiermittel werden aktiviert. Ein Ersatzgate wird in dem Graben ausgebildet, wobei der Schritt der Aktivierung der Dotiermittel vor dem Schritt der Ausbildung des Ersatzgate durchgeführt wird.

公开(公告)号：DE102016105486A1

公开(公告)日：2016-09-29

申请号：DE102016105486

申请日：2016-03-23

Applicant: IBM

Inventor： CHANG JOSEPHINE B ,  GUILLORN MICHAEL A ,  LAUER ISAAC ,  SLEIGHT JEFFREY W

IPC: H01L21/8238 ,  H01L21/28 ,  H01L21/336 ,  H01L27/092 ,  H01L29/775 ,  H01L29/78

Abstract: In einem Aspekt wird ein Verfahren zum Bilden einer CMOS-Einheit mit mehreren Transistoren bereitgestellt, die unterschiedliche Vts aufweist, das beinhaltet: Bilden von Nanodrähten und Pads auf einem Wafer, wobei die Nanodrähte in variierenden Höhen über einer Oxidschicht des Wafers aufgehängt werden; sowie Bilden von Gate-Stapeln der Transistoren, die wenigstens teilweise Teilbereiche von jedem der Nanodrähte umgeben durch: i) Abscheiden eines konformen Gate-Dielektrikums um die Nanodrähte herum und auf dem Wafer unter den Nanodrähten; ii) Abscheiden eines konformen Metalls mit Austrittsarbeit auf dem konformen Gate-Dielektrikum um die Nanodrähte herum und auf dem Wafer unter den Nanodrähten, wobei eine Menge des konformen Metalls mit Austrittsarbeit, die um die Nanodrähte herum abgeschieden wird, aufgrund der variierenden Höhen variiert wird, in denen die Nanodrähte über der Oxidschicht aufgehängt werden; und iii) Abscheiden einer konformen Schicht aus Polysilicium auf dem konformen Metall mit Austrittsarbeit um die Nanodrähte herum und auf dem Wafer unter den Nanodrähten.

公开(公告)号：GB2509660B

公开(公告)日：2016-02-24

申请号：GB201407290

申请日：2012-10-25

Applicant: ZEON CORP ,  IBM

Inventor： CHANG JOSEPHINE B ,  ENGELMANN SEBASTIAN U ,  FULLER NICHOLAS C M ,  GUILLORN MICHAEL A ,  NAKAMURA MASAHIRO

IPC: H01L21/31 ,  H01L21/311

Abstract: An anisotropic silicon nitride etch provides selectivity to silicon and silicon oxide by forming a fluorohydrocarbon-containing polymer on silicon surfaces and silicon oxide surfaces. Selective fluorohydrocarbon deposition is employed to provide selectivity to non-nitride surfaces. The fluorohydrocarbon-containing polymer interacts with silicon nitride to form a volatile compound, thereby enabling etching of silicon nitride. The fluorohydrocarbon-containing polymer interacts with silicon oxide at a low reaction rate, retarding, or completely stopping, the etching of silicon oxide. The fluorohydrocarbon-containing polymer does not interact with silicon, and protects silicon from the plasma. The anisotropic silicon nitride etch can be employed to etch silicon nitride selective to silicon and silicon oxide in any dimension, including small dimensions less than 50 nm.

公开(公告)号：DE112012005084B4

公开(公告)日：2015-02-05

申请号：DE112012005084

申请日：2012-12-19

Applicant: IBM

Inventor： COHEN GUY ,  GUILLORN MICHAEL A ,  MURRAY CONAL EUGENE

IPC: H01L21/336 ,  B82Y40/00 ,  H01L29/772

Abstract: Verfahren zum Herstellen einer Feldeffekttransistor(FET)-Einheit, aufweisend die Schritte: Bilden von Nanodrähten und Kontaktflecken in einer Silicium-auf-Isolator(SOI)-Schicht über einer Schicht vergrabenen Oxids (BOX), wobei die Nanodrähte in einer leiterartigen Konfiguration mit den Kontaktflecken verbunden sind und wobei die Nanodrähte über dem BOX aufgehängt sind; Abscheiden einer Hydrogensilsesquioxan(HSQ)-Schicht, welche die Nanodrähte umgibt; Vernetzen eines oder mehrerer Abschnitte der HSQ-Schicht, welche die Nanodrähte umgeben, wobei die Vernetzung bewirkt, dass der eine oder die mehreren Abschnitte der HSQ-Schicht schrumpfen, wodurch eine Spannung in den Nanodrähten induziert wird, wobei die in den Nanodrähten induzierte Spannung aufweist: a) eine in einem oder mehreren Abschnitten der Nanodrähte induzierte Zugspannung und b) eine in einem oder mehreren anderen Abschnitten der Nanodrähte induzierte Druckspannung; und Bilden einer oder mehrerer Gates, welche Abschnitte jedes der Nanodrähte umgeben, wobei die Gates die Spannung bewahren, die durch den Vernetzungsschritt in den Nanodrähten induziert wird, und wobei die Abschnitte der Nanodrähte, die von den Gates umgeben sind, Kanalzonen der Einheit aufweisen und Abschnitte der Nanodrähte, welche sich aus den Gates heraus erstrecken, und die Kontaktflecken Source- und Drain-Zonen der Einheit aufweisen.

公开(公告)号：DE112012005084T5

公开(公告)日：2014-09-18

申请号：DE112012005084

申请日：2012-12-19

Applicant: IBM

Inventor： COHEN GUY ,  GUILLORN MICHAEL A ,  MURRAY CONAL EUGENE

IPC: H01L21/336

Abstract: Es wird ein Verfahren zum Herstellen einer FET-Einheit bereitgestellt, welches die folgenden Schritte umfasst. Nanodrähte/Kontaktflecken werden in einer SOI-Schicht über einer BOX-Schicht gebildet, wobei die Nanodrähte über dem BOX aufgehängt werden. Es wird eine HSQ-Schicht abgeschieden, welche die Nanodrähte umgibt. Ein Abschnitt (Abschnitte) der HSQ-Schicht, welche die Nanodrähte umgibt (umgeben), wird (werden) vernetzt, wobei die Vernetzung bewirkt, dass der Abschnitt (die Abschnitte) der HSQ-Schicht schrumpft (schrumpfen), wodurch eine Spannung in den Nanodrähten induziert wird. Eine oder mehrere Gates werden gebildet, welche die in den Nanodrähten induzierte Spannung bewahren. Es wird auch eine FET-Einheit bereitgestellt, wobei jeder der Nanodrähte eine erste Zone (erste Zonen) aufweist, die so verformt ist (sind), dass eine Gitterkonstante in der ersten Zone (den ersten Zonen) kleiner als eine entspannte Gitterkonstante der Nanodrähte ist, und eine zweite Zone (zweite Zonen) aufweist, die so verformt ist (sind), dass eine Gitterkonstante in der zweiten Zone (den zweiten Zonen) größer als die entspannte Gitterkonstante der Nanodrähte ist.

公开(公告)号：DE112012004143T5

公开(公告)日：2014-09-11

申请号：DE112012004143

申请日：2012-10-25

Applicant: IBM ,  ZEON CORP

Inventor： NAKAMURA MASAHIRO ,  GUILLORN MICHAEL A ,  FULLER NICHOLAS C M ,  ENGELMANN SEBASTIAN U ,  CHANG JOSEPHINE B

IPC: H01L21/311 ,  H01L21/762 ,  H01L21/8232 ,  H01L27/085

Abstract: Eine anisotrope Ätzung von Siliciumnitrid stellt Selektivität gegenüber Silicium und Siliciumoxid durch Ausbilden eines fluorkohlenwasserstoffhaltigen Polymers auf Siliciumflächen und Siliciumoxidflächen bereit. Eine selektive Abscheidung von Fluorkohlenwasserstoff wird eingesetzt, um Selektivität gegenüber Nichtnitridflächen bereitzustellen. Das fluorkohlenwasserstoffhaltige Polymer tritt mit Siliciumnitrid in Wechselwirkung, um eine flüchtige Verbindung zu bilden, wodurch ein Ätzen von Siliciumnitrid ermöglicht wird. Das fluorkohlenwasserstoffhaltige Polymer tritt bei einer niedrigen Reaktionsgeschwindigkeit mit Siliciumoxid in Wechselwirkung und verzögert oder beendet das Ätzen von Siliciumoxid vollständig. Das fluorkohlenwasserstoffhaltige Polymer tritt nicht mit Silicium in Wechselwirkung und schützt das Silicium vor dem Plasma. Die anisotrope Ätzung von Siliciumnitrid kann eingesetzt werden, um Siliciumnitrid selektiv gegenüber Silicium und Siliciumoxid in einer beliebigen Größenordnung zu ätzen, darunter bei kleinen Abmessungen von weniger als 50 nm.

公开(公告)号：DE112012003882T5

公开(公告)日：2014-07-10

申请号：DE112012003882

申请日：2012-10-06

Applicant: IBM

Inventor： GUILLORN MICHAEL A ,  CHANG JOSEPHINE B ,  CHANG LELAND ,  HAENSCH WILFRIED ERNST-AUGUST

IPC: H01L21/82

Abstract: Eine Speicherzelle, eine Gruppe von Speicherzellen und ein Verfahren zur Fertigung einer Speicherzelle mit Multigate-Transistoren wie z. B. vollständig verarmte finFET- oder Nanodraht-Transistoren in eingebettetem DRAM. Die Speicherzelle umfasst einen Grabenkondensator, einen nicht-planaren Transistor und eine selbstjustierende Silicid-Verbindung, die den Grabenkondensator mit dem nicht-planaren Transistor elektrisch verbindet.

公开(公告)号：DE102012223653A1

公开(公告)日：2013-06-20

申请号：DE102012223653

申请日：2012-12-18

Applicant: IBM

Inventor： GUILLORN MICHAEL A ,  LAUER GEN PEI ,  LAUER ISAAC ,  SLEIGHT JEFFREY W

IPC: H01L21/8234

Abstract: Ein Verfahren weist das Bereitstellen eines Substrats, welches mindestens erste und zweite benachbarte Gate-Strukturen auf einer Siliciumfläche des Substrats enthält; das Ätzen einer V-förmigen Nut durch die Siliciumfläche zwischen den benachbarten ersten und zweiten Gate-Strukturen, wobei sich die V-förmige Nut im Wesentlichen von einem Rand der ersten Gate-Struktur zu einem gegenüber liegenden Rand der zweiten Gate-Struktur erstreckt; das Implantieren einer Source/Drain-Zone in die V-förmige Nut und das Silicidieren der implantierten Source/Drain-Zone auf. Der Ätzschritt wird vorzugsweise unter Anwendung eines Verfahrens des chemischen Ätzens mit einem Gas (CVE) auf HCl-Basis durchgeführt, welches an einer Si(111)-Ebene des Siliciumsubstrats (z. B. einer SOI-Schicht) endet. Außerdem wird eine FETs enthaltende Struktur offenbart, welche gemäß dem Verfahren hergestellt wird.