公开(公告)号：CN106276772B

公开(公告)日：2019-06-14

申请号：CN201610465132.0

申请日：2016-06-23

Applicant: 尼瓦洛克斯-法尔股份有限公司

Inventor： A·甘德尔曼 ,  A·皮恩

IPC: B81B7/00 ,  B81C1/00

CPC classification number: B81C1/00619 ,  B81B2201/035 ,  B81B2203/0384 ,  B81C1/00103 ,  B81C2201/0112 ,  B81C2201/0132 ,  B81C2201/0138 ,  B81C2201/014 ,  B81C2201/0188 ,  B81C2201/0198 ,  G04B13/02 ,  G04B13/026 ,  G04B13/027 ,  G04D99/00

Abstract: 本发明涉及具有至少一个减少的接触面的硅基部件，所述硅基部件是由这样的方法形成的：所述方法结合了至少一个倾斜侧壁蚀刻步骤和竖直侧壁“博世”蚀刻，所述硅基部件特别是改进了由微加工硅基片形成的部件的摩擦性能。

公开(公告)号：CN108602664A

公开(公告)日：2018-09-28

申请号：CN201680070114.0

申请日：2016-09-29

Applicant: 麦穆斯驱动有限公司

Inventor： 罗曼·古铁雷斯 ,  托尼·唐 ,  刘晓磊 ,  王桂芹 ,  马修·恩格

IPC: B81B7/04 ,  B81B5/00 ,  B81B3/00

CPC classification number: H01L21/76816 ,  B81B3/0045 ,  B81B3/007 ,  B81B7/0006 ,  B81B7/0029 ,  B81B2203/0353 ,  B81B2203/0392 ,  B81B2207/056 ,  B81C1/00674 ,  B81C1/00682 ,  B81C2201/0112 ,  B81C2201/0135 ,  H01L21/768 ,  H01L21/76898 ,  H01L23/485 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/1461 ,  H01L2924/181

Abstract: 一种用于控制MEMS装置的结构特性的系统和方法，包括：将多个孔蚀刻到所述MEMS装置的表面中；其中多个孔包括被确定为MEMS装置提供所需的特定的结构特性的一个或多个几何形状。

公开(公告)号：CN106145025A

公开(公告)日：2016-11-23

申请号：CN201510849489.4

申请日：2015-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 曾李全 ,  吴常明 ,  刘世昌

IPC: B81B7/00 ,  B81C1/00

CPC classification number: B81B7/0041 ,  B81B7/02 ,  B81B2201/0235 ,  B81B2201/0257 ,  B81B2201/0264 ,  B81B2207/012 ,  B81C1/00293 ,  B81C2201/0112 ,  B81C2203/0145 ,  B81C2203/019 ,  B81C2203/0785

Abstract: 本发明的实施例提供了一种集成电路(IC)器件。该IC器件包括第一衬底，第一衬底具有前侧和背侧。背侧包括延伸至第一衬底内的第一空腔。介电层设置在第一衬底的背侧上，并且包括对应于第一空腔的开口以及远离开口横向延伸并且终止于气体入口凹槽处的沟槽。位于第一衬底的前侧中的凹槽从前侧向下延伸至介电层。凹槽具有邻接下部侧壁的基本垂直的上部侧壁，下部侧壁从基本垂直的侧壁至介电层上的围绕气体入口凹槽的位置处向内锥形化。共形密封剂层布置在第一衬底的前侧上方、沿着基本垂直的上部侧壁和沿着下部侧壁。密封剂层气密密封气体入口凹槽。

公开(公告)号：CN104071743B

公开(公告)日：2016-05-18

申请号：CN201410117424.6

申请日：2014-03-26

Applicant: 英飞凌科技股份有限公司

Inventor： M·恩格尔哈特 ,  M·扎加

IPC: B81C1/00 ,  B81B7/02 ,  B81B3/00

CPC classification number: B81B3/001 ,  B81B3/0051 ,  B81C1/00531 ,  B81C1/00626 ,  B81C2201/0112 ,  B81C2201/0132 ,  H01L21/30655

Abstract: 本发明的实施例涉及半导体器件以及用于制造半导体器件的方法。一种方法包括执行时间多路复用蚀刻处理的步骤，其中时间多路复用蚀刻处理中最后的蚀刻步骤具有第一持续时间。在执行该时间多路复用蚀刻处理之后，执行具有第二持续时间的蚀刻步骤，其中第二持续时间大于第一持续时间。

公开(公告)号：CN102484066B

公开(公告)日：2014-11-19

申请号：CN201180003426.7

申请日：2011-01-25

Applicant: 株式会社爱发科

Inventor： 吉居学 ,  渡边一弘

IPC: H01L21/3065 ,  B81C1/00

CPC classification number: H01L21/30655 ,  B81C1/00087 ,  B81C2201/0112 ,  H01L21/3065

Abstract: 公开了一种干式蚀刻方法，包括第一步骤和第二步骤。第一步骤包括从混合气体生成第一种等离子体，并用所述第一种等离子体在硅层(Ls)进行各向异性蚀刻在其上形成凹槽，所述混合气体包括氧化气体和含氟气体；第二步骤包括交替地重复使用第二种等离子体在凹槽内侧表面形成有机膜的有机膜形成过程以及使用第一种等离子体在覆盖了有机膜的凹槽中进行各向异性蚀刻的蚀刻过程。当蚀刻阻挡层(Lo)从第一步骤形成的凹槽底部表面的部分露出来时，将第一步骤切换至第二步骤。

公开(公告)号：CN103832965A

公开(公告)日：2014-06-04

申请号：CN201210482401.6

申请日：2012-11-23

Applicant: 北京北方微电子基地设备工艺研究中心有限责任公司

Inventor： 蒋中伟

IPC: B81C1/00

CPC classification number: H01L21/32137 ,  B81C1/00531 ,  B81C2201/0112 ,  B81C2201/0132 ,  H01L21/30655

Abstract: 本发明提供一种基片刻蚀方法，其包括以下步骤：沉积作业，用以在硅槽侧壁上沉积聚合物；刻蚀作业，用以对所述硅槽侧壁进行刻蚀；重复所述沉积作业和刻蚀作业至少两次；其中，在完成所述刻蚀作业的所有循环次数的过程中，反应腔室的腔室压力按预设规则由预设的最高压力值降低至最低压力值。本发明提供的基片刻蚀方法能够避免产生侧壁伤害的问题，从而可以使侧壁形貌光滑。

公开(公告)号：CN102484066A

公开(公告)日：2012-05-30

申请号：CN201180003426.7

申请日：2011-01-25

Applicant: 株式会社爱发科

Inventor： 吉居学 ,  渡边一弘

IPC: H01L21/3065 ,  B81C1/00

CPC classification number: H01L21/30655 ,  B81C1/00087 ,  B81C2201/0112 ,  H01L21/3065

Abstract: 公开了一种干式蚀刻方法，包括第一步骤和第二步骤。第一步骤包括从混合气体生成第一种等离子体，并用所述第一种等离子体在硅层(Ls)进行各向异性蚀刻在其上形成凹槽，所述混合气体包括氧化气体和含氟气体；第二步骤包括交替地重复使用第二种等离子体在凹槽内侧表面形成有机膜的有机膜形成过程以及使用第一种等离子体在覆盖了有机膜的凹槽中进行各向异性蚀刻的蚀刻过程。当蚀刻阻挡层(Lo)从第一步骤形成的凹槽底部表面的部分露出来时，将第一步骤切换至第二步骤。

公开(公告)号：CN100565815C

公开(公告)日：2009-12-02

申请号：CN200580033918.5

申请日：2005-10-04

Applicant: 西尔弗布鲁克研究有限公司

Inventor： 达雷尔·拉鲁埃·麦克雷诺兹 ,  卡·西尔弗布鲁克

IPC: H01L21/3065 ,  H01L21/308

CPC classification number: H01L21/02057 ,  B41J2/1412 ,  B41J2/1601 ,  B41J2/1623 ,  B41J2/1628 ,  B41J2/1631 ,  B41J2/164 ,  B81B2201/052 ,  B81B2203/033 ,  B81C1/00849 ,  B81C2201/0112 ,  B81C2201/0132

Abstract: 提供一种从限定在硅晶片[5]中的蚀刻沟槽的侧壁上移除聚合物涂层的方法。该方法包括在偏压等离子体蚀刻室中利用O2等离子体蚀刻晶片。室温度在90～180℃范围内。

公开(公告)号：EP3409639A1

公开(公告)日：2018-12-05

申请号：EP18174480.6

申请日：2018-05-28

Applicant: Murata Manufacturing Co., Ltd.

Inventor： FUJII, Hidetoshi

IPC: B81C1/00

CPC classification number: B81C1/00619 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81C1/00587 ,  B81C2201/0112 ,  B81C2201/0132 ,  B81C2201/0133 ,  B81C2201/0142 ,  B81C2201/0198 ,  B81C2201/053

Abstract: The disclosure relates to a method for manufacturing recessed micromechanical structures in a MEMS device wafer. First vertical trenches in the device wafer define the horizontal dimensions of both level and recessed structures. The horizontal face of the device wafer and the vertical sidewalls of the first vertical trenches are then covered with a self-supporting etching mask which is made of a self-supporting mask material, which is sufficiently rigid to remain standing vertically in the location where it was deposited even as the sidewall upon which it was deposited is etched away. Recess trenches are then etched under the protection of the self-supporting mask. The method allows a spike-preventing aggressive etch to be used for forming the recess trenches, without harming the sidewalls in the first vertical trenches.

公开(公告)号：EP1800334A4

公开(公告)日：2012-07-04

申请号：EP05789502

申请日：2005-10-04

Applicant: SILVERBROOK RES PTY LTD

Inventor： MCREYNOLDS DARRELL LARUE ,  SILVERBROOK KIA

IPC: H01L21/3065 ,  B41J2/14 ,  B41J2/16 ,  B81C1/00 ,  H01L21/02 ,  H01L21/308

CPC classification number: H01L21/02057 ,  B41J2/1412 ,  B41J2/1601 ,  B41J2/1623 ,  B41J2/1628 ,  B41J2/1631 ,  B41J2/164 ,  B81B2201/052 ,  B81B2203/033 ,  B81C1/00849 ,  B81C2201/0112 ,  B81C2201/0132