公开(公告)号：CN103935953A

公开(公告)日：2014-07-23

申请号：CN201410172235.9

申请日：2014-04-25

Applicant: 上海先进半导体制造股份有限公司

Inventor： 徐元俊 ,  颜毅林 ,  薛维佳

IPC: B81B7/00 ,  B81B7/02 ,  B81C1/00 ,  B81C3/00

CPC classification number: B81B7/02 ,  B81B2201/0257 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81C1/00158 ,  B81C1/00396 ,  B81C2201/0132 ,  B81C2201/0133 ,  B81C2201/019 ,  B81C2201/0198 ,  B81C2201/053

Abstract: 本发明提供一种复合腔体的形成方法，包括步骤：提供硅衬底；在其正面形成氧化层；对氧化层作图形化，形成一个或多个凹槽，凹槽的位置与待形成的小腔体的位置对应；提供键合片，将其与图形化的氧化层键合，在硅衬底与键合片之间形成一个或多个密闭的微腔结构；在键合片的上方形成保护膜，并在硅衬底的背面形成掩蔽层；对掩蔽层作图形化，掩蔽层的图形与待形成的大腔体的位置对应；以掩蔽层为掩模，从背面刻蚀硅衬底至其正面的氧化层，在硅衬底中形成大腔体；以掩蔽层和氧化层为掩模，从背面穿过硅衬底刻蚀键合片至其上方的保护膜，在键合片中形成一个或多个小腔体。本发明很好地控制了复合腔体中小腔体所在的半导体介质层的厚度均匀性。

公开(公告)号：CN102468153A

公开(公告)日：2012-05-23

申请号：CN201110333940.9

申请日：2011-10-28

Applicant: 株式会社电装

Inventor： 多屋淳志 ,  金森胜彦 ,  都外川真志

IPC: H01L21/306 ,  H01L21/02 ,  B23K26/00

CPC classification number: B81C1/00476 ,  B23K26/361 ,  B23K26/40 ,  B23K26/53 ,  B23K2103/50 ,  B81B2201/0264 ,  B81C2201/0133 ,  C30B29/06 ,  C30B33/04 ,  C30B33/08 ,  G01P15/0802 ,  G01P15/125 ,  H01L21/268 ,  H01L21/30608

Abstract: 在一种半导体器件的制造方法中，制备包括单晶硅的衬底(10)，在衬底(10)中形成连续延伸的重组层(11)，并通过蚀刻去除重组层(11)。形成重组层(11)包括在衬底(10)中移动激光束(L)的焦点的同时利用脉冲激光束(L)照射衬底(10)，从而使单晶硅的一部分多晶化。

公开(公告)号：CN1986386B

公开(公告)日：2011-10-05

申请号：CN200610169098.9

申请日：2006-12-20

Applicant: 施乐公司

Inventor： P·J·尼斯特伦 ,  N·贾 ,  K·刘

IPC: B81C1/00 ,  B81B3/00 ,  B41J2/16 ,  B41J2/14

CPC classification number: B81C1/00801 ,  B41J2/14 ,  B41J2/16 ,  B41J2/1626 ,  B41J2/1639 ,  B41J2002/043 ,  B81B2201/052 ,  B81C2201/0109 ,  B81C2201/0133 ,  B81C2201/014

Abstract: 一种用于制造微型机械装置的初始结构，所述结构在操作配置中具有多个层，每个层顺序相互层叠，所述层包括第一牺牲层、第二牺牲层和所需下面层，所述第一牺牲层具有与所需下面层类似的材料蚀刻性能，所述第二牺牲层具有与所述所需下面层完全不同的材料蚀刻性能，其中所述第二牺牲层大致经得起用来去除所述第一牺牲层的材料，并且其中所述第二牺牲层能够在所述第一牺牲层通过所述蚀刻去除时保护下面层。

公开(公告)号：CN100515921C

公开(公告)日：2009-07-22

申请号：CN03826364.5

申请日：2003-04-25

Applicant: 富士通株式会社

Inventor： 宓晓宇 ,  高马悟觉 ,  壶井修 ,  岩城匡郁 ,  奥田久雄 ,  曾根田弘光 ,  上田知史 ,  佐胁一平

IPC: B81B3/00 ,  B81C1/00 ,  H01L29/84

CPC classification number: B81C1/00547 ,  B81B2201/042 ,  B81B2203/0136 ,  B81C2201/0132 ,  B81C2201/0133 ,  G01P15/0802 ,  G02B26/0841

Abstract: 用于制造具有薄壁部(T1～T3)的微型结构体的方法，包含如下工序：通过对包含由第一导体层(11)以及具有与薄壁部(T1～T3)的厚度相当的厚度的第二导体层(12)构成的层叠结构的材料基板，从第一导体层(11)侧进行第一蚀刻处理，从而在第二导体层(12)中形成了在该第二导体层(12)的面内方向上具有间隔开的一对侧面并与第一导体层(11)连接的预备薄壁部(T1’～T3’)的工序；通过从第一导体层(11)侧起的第二蚀刻处理，除去在第一导体层(11)中与预备薄壁部(T1’～T3’)连接的地方并形成薄壁部的工序。

公开(公告)号：CN1863436A

公开(公告)日：2006-11-15

申请号：CN200610064816.6

申请日：2006-03-14

Applicant: 欧姆龙株式会社

Inventor： 佐野浩二 ,  政井琢

IPC: H05K3/06 ,  H05K3/00 ,  H05K1/16 ,  H05K3/22

CPC classification number: H05K7/06 ,  B81B2207/097 ,  B81C1/00301 ,  B81C1/00571 ,  B81C2201/0133 ,  B81C2201/0142 ,  B81C2203/0109 ,  B81C2203/036 ,  H01L2924/16235 ,  Y10T29/49126 ,  Y10T29/4913 ,  Y10T29/49156

Abstract: 配线基板的制造方法、光掩模、配线基板、电路元件、通信装置和计量装置。实现一种能够可靠地将至少包括配线的一部分的表面区域的上方空间密闭的配线基板的制造方法。该方法具有：在玻璃基板(11a)上形成配线用的金属薄膜的第1步骤；使用形成有配线用图形的光掩模(20)，在金属薄膜上生成抗蚀剂图形的第2步骤；把抗蚀剂图形作为掩模，通过湿法刻蚀选择性地去除金属薄膜，形成配线的第3步骤。当把通过烧结玻璃(13)接合的配线的部位作为接合部位时，光掩模(20)的配线用图形的侧边(La/Lb/Lc/Ld)在与接合部位对应的区域弯曲。

公开(公告)号：CN1511259A

公开(公告)日：2004-07-07

申请号：CN02810445.5

申请日：2002-03-21

Applicant: VTI技术有限公司

Inventor： H·奎斯马 ,  J·拉登佩雷 ,  R·穆蒂凯宁

IPC: G01P15/00 ,  B81B3/00 ,  B81C1/00

CPC classification number: B81C1/00182 ,  B81B2201/0235 ,  B81C2201/0132 ,  B81C2201/0133 ,  G01P15/0802 ,  G01P2015/0817

Abstract: 本发明涉及一种制造硅传感器结构的方法以及一种硅传感器。根据该方法，通过在单晶硅薄片(10)内蚀刻开口来形成至少一个弹簧元件轮廓(7)和至少一个与弹簧元件结构(7)连接的测震质量(8)的步骤。根据本发明，延伸通过该硅薄片深度的开口和沟槽(8)通过干蚀刻法制造，而用于控制该弹簧元件轮廓(7)弹簧常数的蚀刻方法以湿蚀刻法为根据。

公开(公告)号：CN1495293A

公开(公告)日：2004-05-12

申请号：CN03156788.6

申请日：2003-09-12

Applicant: PTS公司

Inventor： 贝文·斯特普尔 ,  吉尔林·布里亚克

IPC: C23F1/02 ,  B81C1/00

CPC classification number: B82Y30/00 ,  B81C1/00476 ,  B81C1/00801 ,  B81C2201/0114 ,  B81C2201/0133 ,  B81C2201/0139 ,  B81C2201/053

Abstract: 本发明涉及一种微机电结构，其通过在基片上沉积牺牲材料和结构材料而在一个电附着于基片的部件上形成一个结构层来形成。该结构层的电位高于该部件的电位。至少部分结构材料用保护材料覆盖，该保护材料的电位低于或等于部件的电位。该牺牲材料用一种脱除溶液去除。至少部分保护材料和脱除溶液经过表面活性剂处理，该表面活性剂对该部件的一个表面起作用。

公开(公告)号：CN108663540A

公开(公告)日：2018-10-16

申请号：CN201810238485.6

申请日：2018-03-21

Applicant: 精工爱普生株式会社

Inventor： 田中悟

IPC: G01P15/125

CPC classification number: B81C1/00166 ,  B60R16/0231 ,  B60R25/24 ,  B81B3/0008 ,  B81B2201/0235 ,  B81B2201/0242 ,  B81B2203/04 ,  B81B2207/07 ,  B81C2201/0133 ,  B81C2201/0187 ,  G01P15/125 ,  G01P2015/0831

Abstract: 本发明涉及物理量传感器及其制造方法、电子设备、移动体。物理量传感器的制造方法具有在基板上形成第一固定电极、第二固定电极和虚拟电极的电极形成工序、以及可动体形成工序，电极形成工序具有以下工序：在基板上形成第一掩模层；在基板上以及第一掩模层上成膜第一导电层并去除第一掩模层而形成第一电极材料层；在基板上以及第一电极材料层上成膜第二导电层；在第二导电层上成膜掩模材料层并将俯视观察时掩模材料层的未与第一电极材料层重叠的部分的局部去除而形成第二掩模层；以及以使第二导电层设于第一电极材料层上及基板上的方式将第二掩模层作为掩模对第二导电层进行蚀刻而形成第二电极材料层。

公开(公告)号：CN108622842A

公开(公告)日：2018-10-09

申请号：CN201710167444.8

申请日：2017-03-21

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 张健 ,  丁敬秀

IPC: B81B3/00 ,  B81C1/00 ,  H04R9/08

CPC classification number: H04R31/003 ,  B81B3/0051 ,  B81B3/007 ,  B81B2201/0257 ,  B81B2203/0127 ,  B81B2203/0315 ,  B81B2203/04 ,  B81C1/00158 ,  B81C1/00476 ,  B81C1/00658 ,  B81C2201/0105 ,  B81C2201/0133 ,  H04R7/18 ,  H04R19/005 ,  H04R19/04 ,  H04R2201/003 ,  H04R2231/003 ,  H04R2307/025 ,  B81B3/0027 ,  B81C1/00349 ,  B81C1/00404 ,  B81C2201/0174 ,  H04R9/08

Abstract: 本发明公开一种半导体装置及其制造方法，涉及半导体技术领域。其中半导体装置包括衬底以及位于衬底上的振动膜和覆盖层，其中部分覆盖层位于振动膜的上方，衬底、振动膜和覆盖层形成空腔；其中衬底包括能够露出振动膜的至少部分下表面的开口、以及设在所述开口侧壁上的至少一个支撑部。由于在衬底的开口侧壁上设有支撑部，因此当振动膜发生形变时，支撑部能够为振动膜提供支撑，以免振动膜发生断裂。同时由于支撑部与振动膜的接触面积有限，因此并不会对半导体装置的信噪比造成影响。

公开(公告)号：CN105161437B

公开(公告)日：2017-12-08

申请号：CN201510598724.5

申请日：2015-09-18

Applicant: 北京工业大学

Inventor： 郭广生 ,  王思雨 ,  蒲巧生 ,  汪夏燕

IPC: H01L21/60 ,  H01L21/68

CPC classification number: H01L21/67028 ,  B81C1/00928 ,  B81C3/001 ,  B81C3/002 ,  B81C2201/0102 ,  B81C2201/0128 ,  B81C2201/0133 ,  B81C2201/019 ,  B81C2203/051 ,  H01L21/68

Abstract: 等离子体辅助的玻璃或石英芯片的微结构对准及预键合方法，属于芯片微加工及键合技术。其步骤如下：完全去除玻璃或石英芯片光胶层及铬层，使用洗洁精及大量超纯水充分清洗表面。利用等离子体清洗器进行表面清洗及活化，使表面具有高亲水性；无水条件下，使用显微镜观察，移动清洗后的基片及盖片，完成精确对准。在边缘缝隙滴入极少量超纯水进行粘合，充分施压挤出多余水分后，依靠等离子体清洗器的真空功能排出芯片中的全部水分，完成玻璃或石英芯片的微结构对准及预键合。进一步采用热键合的方法完成芯片的永久键合。该方法使得对准及预键合，整体操作时间可在30min内完成。快速高效、实施简便、操作安全、适用广泛。