公开(公告)号：KR1020050001832A

公开(公告)日：2005-01-07

申请号：KR1020030042171

申请日：2003-06-26

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  김영선 ,  남갑진 ,  김성태 ,  권종완 ,  최한메 ,  임재순

IPC: H01L21/8242

CPC classification number: H01L21/32051 ,  H01L27/10817 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10894 ,  H01L27/10897 ,  H01L28/91

Abstract: PURPOSE: A semiconductor device with a capacitor is provided to simplify a fabricating process by forming a pad-including stud type buried contact composed of polysilicon and by eliminating the necessity of a recess process. CONSTITUTION: A semiconductor substrate(100) includes a cell array region(A) and a peripheral circuit region(B). An interlayer dielectric includes a contact hole(120) exposing the semiconductor substrate in the cell array region. The contact hole is filled with a stud-type buried contact(130a) that protrudes to the outside of the contact hole and has a pad part having a width greater than that of the contact hole. An ohmic layer pattern(140a) and a barrier layer pattern(150a) are sequentially arranged on the stud-type buried contact, self-aligned with the pad part. The upper part and sidewall of a barrier layer, the sidewall of the ohmic layer pattern and the sidewall of the pad part are conformally covered with an etch stop layer. A lower electrode(200a) penetrates the etch stop layer to be electrically connected to the stud-type buried contact. A dielectric layer(220) and an upper electrode(230) are conformally stacked according to the profile of the lower electrode.

Abstract translation: 目的：提供具有电容器的半导体器件，以通过形成由多晶硅构成的包括衬垫的螺柱型埋入触点并且消除凹陷工艺的必要性来简化制造工艺。 构成：半导体衬底（100）包括电池阵列区域（A）和外围电路区域（B）。 层间电介质包括暴露电池阵列区域中的半导体衬底的接触孔（120）。 接触孔填充有突出到接触孔的外侧的螺柱型埋入触头（130a），并且具有宽度大于接触孔宽度的焊盘部分。 欧姆层图案（140a）和阻挡层图案（150a）依次布置在柱状埋层接触件上，与衬垫部件自对准。 阻挡层的上部和侧壁，欧姆层图案的侧壁和焊盘部分的侧壁共形地覆盖有蚀刻停止层。 下电极（200a）穿透蚀刻停止层以电连接到螺柱型埋入触头。 电介质层（220）和上电极（230）根据下电极的轮廓共形堆叠。

公开(公告)号：KR1020040091354A

公开(公告)日：2004-10-28

申请号：KR1020030025168

申请日：2003-04-21

Applicant: 삼성전자주식회사

Inventor： 임재순 ,  김성태 ,  김영선 ,  남갑진 ,  김기철 ,  권종완

IPC: H01L27/04

Abstract: PURPOSE: A method for forming a low temperature titanium nitride thin film is provided to prevent Cl from penetrating a dielectric layer and avoid deterioration of an electrical characteristic by depositing a TiN thin film at a low temperature. CONSTITUTION: TiCl4 gas and NH3 gas are blown into a reaction space. The reaction space is purged. NH3 gas is blown into the reaction space and an annealing process is performed. The reaction space is purged. A TiN thin film is formed at a temperature not higher than 500 deg.C.

Abstract translation: 目的：提供一种形成低温氮化钛薄膜的方法，以防止Cl渗透介电层，并通过在低温下沉积TiN薄膜来避免电特性的恶化。 构成：将TiCl 4气体和NH 3气体吹入反应空间。 反应空间被清除。 将NH 3气体吹入反应空间，进行退火处理。 反应空间被清除。 在不高于500℃的温度下形成TiN薄膜。

公开(公告)号：KR1020040072351A

公开(公告)日：2004-08-18

申请号：KR1020030008801

申请日：2003-02-12

Applicant: 삼성전자주식회사

Inventor： 김기철 ,  김성태 ,  김영선 ,  남갑진 ,  권종완 ,  임재순

IPC: H01L21/8242

Abstract: PURPOSE: A method for fabricating a semiconductor device having a capacitor is provided to cure sufficiently a high dielectric layer by forming the high dielectric layer on the bottom electrode and performing an ozone heat treatment process for the high dielectric layer. CONSTITUTION: A bottom electrode(111a) is formed on a semiconductor substrate(101). A high dielectric layer(117) is deposited on the bottom electrode. An ozone heat treatment process using an ozone gas is performed on the high dielectric layer. A top electrode(119) is formed on the high dielectric layer. A dielectric constant of the high dielectric layer is higher than a dielectric constant of a silicon oxide layer. The density of the ozone gas is more than 180g/m¬3.

Abstract translation: 目的：提供一种制造具有电容器的半导体器件的方法，用于通过在底部电极上形成高电介质层并对高电介质层进行臭氧热处理工艺来充分固化高电介质层。 构成：在半导体衬底（101）上形成底部电极（111a）。 高电介质层（117）沉积在底部电极上。 在高电介质层上进行使用臭氧气体的臭氧热处理工艺。 顶电极（119）形成在高电介质层上。 高介电层的介电常数高于氧化硅层的介电常数。 臭氧气体的密度大于180g / m 3。

公开(公告)号：KR100247227B1

公开(公告)日：2000-03-15

申请号：KR1019970048930

申请日：1997-09-26

Applicant: 삼성전자주식회사

Inventor： 김영선 ,  원석준 ,  김영대 ,  김영민 ,  김경훈 ,  남갑진 ,  박영욱

IPC: H01L27/108

Abstract: 표면이 고농도 불순물로 높게 도우핑된 굴곡형의 다결정 실리콘층으로 만들어진 하부 전극층과 상부 전극층 사이에 고유전체층을 가지는 반도체 장치에 있어서,
상기 하부전극층과 상기 고유전체층 사이에 형성되고 후열처리에 의해 상기 굴곡형 다결정 실리콘층 표면의 상기 고농도 불순물의 농도저하를 방지하는 확산방지층 또는 확산장벽층을 가짐으로써 동작중 인가되는 바이어스 전압에 대해 안정된 캐패시턴스값을 유지하는 반도체장치 및 제조방법이 제공된다.

公开(公告)号：KR1019980037961A

公开(公告)日：1998-08-05

申请号：KR1019960056785

申请日：1996-11-22

Applicant: 삼성전자주식회사

Inventor： 원석준 ,  남갑진 ,  김경훈

IPC: H01L27/108

Abstract: 본 발명은 반도체 소자의 커패시터 제조 방법을 개시한다.
이는 반도체 기판 상에 하부 전극을 형성하는 제 1 단계; 상기 하부 전극 상에 실리콘막을 형성하는 제 2 단계; 상기 실리콘막 상에 유전막을 형성하는 제 3 단계; 상기 유전막이 형성된 반도체 기판을 산소가 포함된 가스 분위기에서 온도를 다르게하여 2회이상 열처리하는 제 4 단계; 및 상기 열처리된 유전막 상에 상부 전극을 형성하는 제 5 단계로 이루어진다.
즉, 하부 전극 상에 형성한 실리콘막이 유전막 증착후 실시하는 열처리 공정에서 실리콘 산화막으로 전환되는데, 그 결과 상기 하부 전극 또는 그 하부층이 산화되지 않고 커패시터의 누설 전류 특성이 개선되는 잇점이 있다.

公开(公告)号：KR1019980012500A

公开(公告)日：1998-04-30

申请号：KR1019960029883

申请日：1996-07-23

Applicant: 삼성전자주식회사

Inventor： 김경훈 ,  남갑진 ,  박인성 ,  박영욱

IPC: H01L27/108

公开(公告)号：KR1019970077648A

公开(公告)日：1997-12-12

申请号：KR1019960015581

申请日：1996-05-11

Applicant: 삼성전자주식회사

Inventor： 남갑진 ,  박선후 ,  강성훈 ,  김경훈

IPC: H01L27/108

Abstract: 본 발명은 반도체 장치의 커패시터 제조 방법에 관한 것으로, 본 발명에서는 유전막을 형성하기 위하여 반도체 기판의 하부 전극상에 Ta
2 O
5 막을 증착하고, 이와 인-시튜(in situ) 공정으로 200∼600℃의 온도하에서 상기 Ta
2 O
5 막상에 충분한 양의 O
2 를 흘려주어 O
2 플러싱(flushing)을 행하고, 상기 O
2 플러싱된 Ta
2 O
5 막상에 다시 Ta
2 O
5 막을 증착하는 단계를 포함한다. 본 발명의 의하면, 반도체 장치의 커패시터 유전막으로서 사용되는 Ta
2 O
5 막의 두께를 균일하게 증착할 수 있고, 또한 O
2 플러싱에 의해 Ta
2 O
5 막에서 미반응의 Ta
2 O
5 가 감소되어 유전막 내에서 불순물이 감소되는 효과가 있다.

公开(公告)号：KR1019970054090A

公开(公告)日：1997-07-31

申请号：KR1019950062175

申请日：1995-12-28

Applicant: 삼성전자주식회사

Inventor： 남갑진 ,  박인성 ,  김경훈

IPC: H01L27/108

Abstract: 본 발명은 반도체 기판상에 탄탈륨(Ta)으로 구성되는 전극과, 오산화 이탄탈륨(Ta
2 O
5 ) 유전체막과, 상기 전극과 유전체막 사이에 형성되는 실리콘 나이트라이드(TaN)로 구성되는 장벅층을 구비한 커패시터의 제조방법에 있어서, TaCl
5 를 전구체로 하여 전극을 구성하는 탄탈륨(Ta), 장벽층을 구성하는 TaN, 유전체막을 구성하는 Ta
2 O
5 를 반응 기체와의 화학적 기상 증착 공정에 의해 인-시튜(in-situ)로 형성하는 커패시터의 제조 방법을 제공한다. 본 발명에 의하면, 커패시터 제조를 위한 증착 공정시에 수반되는 각종 전처리, 후처리, 열처리 등의 여러 공정을 생략할 수 있어서 공정이 단순화 될 수 있다.

公开(公告)号：KR102150252B1

公开(公告)日：2020-09-02

申请号：KR1020130137235

申请日：2013-11-12

Applicant: 삼성전자주식회사

Inventor： 김진석 ,  남갑진 ,  김동환 ,  김수환 ,  나카니시토시로 ,  백성권 ,  안태현 ,  정은애

IPC: H01L21/31

公开(公告)号：KR101651941B1

公开(公告)日：2016-08-30

申请号：KR1020100013901

申请日：2010-02-16

Applicant: 삼성전자주식회사

Inventor： 김영필 ,  정은애 ,  남갑진 ,  황희돈 ,  민지영

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L27/10876 ,  H01L29/66628

Abstract: 실리콘리플로우공정을이용하여리세스채널용트렌치의프로파일이개선되는반도체소자의제조방법이제공된다. 반도체소자의제조방법은, 기판의활성영역의일부와소자분리영역의일부를리세스함으로써, 기판에소정깊이의리세스채널용트렌치가형성되고, 리세스채널용트렌치는하부폭이상부폭보다좁고, 상기기판을어닐링함으로써, 상기활성영역과접하는리세스채널용트렌치의프로파일에서바닥면의넓이가확장되고, 바닥면의레벨은리프트되며, 상기소자분리영역과접하는리세스채널용트렌치의프로파일에서바닥면의레벨은상기어닐링전과동일하게형성되는것으로구성될수 있다.