Abstract:
본 발명은 플래시 메모리 어레이 및 그 제조방법에 관한 것으로, 더욱 상세하게는 메모리 셀이 직렬로 연결된 비트라인을 수직 적층형태로 쌓고, 여러 층의 비트라인을 감싸며 동시에 공유하도록 워드라인을 구비함으로써, 메모리 셀이 게이트 올 어라운드(Gate All Around: GAA) 구조를 갖도록 하는 스타 구조를 갖는 낸드 플래시 메모리 어레이 및 그 제조방법에 관한 것이다. 스타구조, 적층 어레이, 낸드, 플래시, 수직채널, 반도체, 메모리
Abstract:
PURPOSE: A resistive-random-access-memory(RRAM) including a phase-change-random-access-memory(PRAM) material layer as an insertion layer and the RRAM array using the same are provided to improve the integrity of the RRAM using the PRAM material layer for operating a conduction route. CONSTITUTION: One or more PRAM material layers(42) are interposed in RRAM material layers(22, 24) as insertion layers. Surrounding electrodes(32, 34) are formed on both sides of each PRAM material layer. Either of surrounding electrodes includes a protrusion part. The protrusion part protruded toward a neighboring RRAM material layer. Each PRAM material layer opens and closes a conduction route.
Abstract:
PURPOSE: A 4-bit memory cell having a vertical gate, a nor flash memory array using the same and a fabrication method thereof are provided to drive 4 bit memory cell with one symmetry gate by forming a vertical channel. CONSTITUTION: A 4 bit memory cell comprises a silicon substrate(10), a gate pin(70), a two silicon trench wall, a first source/drain, and a second source/drain. The silicon substrate comprises a trench. The insulating layer surrounds the gate pin. The silicon trench wall is interposed between an electric charge storage space and a blocking insulation film. The first source/drain and the second source/drain are formed on the trench wall of the each silicon trench.
Abstract:
본발명은활성영역아래에어갭을갖는반도체소자및 그제조방법에관한것으로, 실리콘게르마늄층으로둘러싸인에어갭으로소스와드레인이완전히격리되도록하여고가의 SOI 기판을대신해전체소자의제작비용을낮출수 있고, 에어갭이크게형성되더라도이웃의격리절연막으로지지되어별도의지지층이불필요하고, 활성영역아래에에어갭이필요없는소자들과도공동집적할수 있는효과가있다.