-
公开(公告)号：KR100964378B1
公开(公告)日：2010-06-25
申请号：KR1020100000144
申请日：2010-01-04
Applicant: 한국전자통신연구원
CPC classification number: H04B1/0025 , H04B1/001
Abstract: PURPOSE: A digital receiver is provided to digitally process noise signals adjacent to a signal that a digital receiver wants. CONSTITUTION: A noise attenuation and signal size mapping variable amplifier(110) attenuates white noise and an interference signal in an analog signal. An analog to digital converter(120) performs sub-sampling for a carrier frequency of a desired signal using a sampling frequency. The analog to digital converter converts the analog signal into a digital signal of a DC frequency or an intermediated frequency band. A digital signal processor(130) converts a signal frequency in the digital signal or digitally filters an undesired signal.
Abstract translation: 目的：提供数字接收机以数字处理与数字接收机所要求的信号相邻的噪声信号。 构成：噪声衰减和信号大小映射可变放大器（110）衰减模拟信号中的白噪声和干扰信号。 模数转换器（120）使用采样频率对期望信号的载波频率进行子采样。 模数转换器将模拟信号转换为DC频率或中间频带的数字信号。 数字信号处理器（130）转换数字信号中的信号频率或数字滤波不需要的信号。
-
公开(公告)号：KR1020090108949A
公开(公告)日：2009-10-19
申请号：KR1020080034310
申请日：2008-04-14
Applicant: 한국전자통신연구원
CPC classification number: H03G3/3052 , H03G3/3042
Abstract: PURPOSE: An automatic gain controller, a transmitter having thereof, and an automatic gain controlling method thereof are provided to easily perform automatic gain control in a communication system which is hard to detect signal power. CONSTITUTION: The automatic gain control method of the communication system is as follows. A ranging signal is generated from a first transceiver. The generated ranging signal is transmitted with the second transceivers. The transmitted ranging signal is transmitted with the first transceivers. The communication distance is calculated using the time till the ranging signal is retransmitted(S120). According to the measured communication distance, the gain value of the first and the second transceiver is controlled(S130).
Abstract translation: 目的：提供一种自动增益控制器，其发送器及其自动增益控制方法，以便在难以检测信号功率的通信系统中轻松执行自动增益控制。 构成：通信系统的自动增益控制方法如下。 从第一收发器产生测距信号。 产生的测距信号与第二个收发器一起发送。 发送的测距信号与第一个收发器一起发送。 使用直到测距信号重传的时间来计算通信距离（S120）。 根据所测量的通信距离，控制第一和第二收发器的增益值（S130）。
-
-
公开(公告)号：KR100644273B1
公开(公告)日：2006-11-10
申请号：KR1020040109407
申请日：2004-12-21
Applicant: 한국전자통신연구원
IPC: H03F1/26
CPC classification number: H03F3/193 , H03F1/223 , H03F1/26 , H03F1/42 , H03F1/56 , H03F2200/168 , H03F2200/36 , H03F2200/372 , H03F2200/489
Abstract: 본 발명은 공통 소스(Common source) 및 소스 디제너레이션(Source degeneration) 구조를 가지면서, 최적화된 성능으로 넓은 가변 정합 주파수 대역을 가질 수 있는 저잡음 증폭기를 제공하기 위한 것으로, 이를 위해 본 발명은 전술한 과제를 달성하기 위해 공통 소스 및 소스 디제너레이션 구조를 가지는 저잡음 증폭기에 있어서, 신호를 입력받는 입력단에 일측이 연결된 제1 인덕터; 접지전압 공급단에 일측이 접속된 제2 인덕터; 상기 제1 인덕터에 게이트가 접속되고, 상기 제2 인덕터의 타측에 소스가 접속되며, 타측으로 신호를 전달하는 모스트랜지스터; 및 상기 입력단에서의 입력임피던스를 가변하기 위해 상기 모스트랜지스터의 소스와 게이트 사이에 구비된 가변 캐패시터를 구비하는 저잡음 증폭기를 제공한다.
통신, 저잡음 증폭기, 입력 정합, 임피던스.-
公开(公告)号：KR1020060069168A
公开(公告)日：2006-06-21
申请号：KR1020040108283
申请日：2004-12-17
Applicant: 한국전자통신연구원
IPC: H04B1/40
CPC classification number: H04B1/405
Abstract: 1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 가변 신호처리 주파수대역을 가지는 무선 송수신 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 무선 송수신 장치에서 주파수 합성기를 이용하여 아날로그 신호 처리부에 존재하는 다수의 공진기 중 적어도 하나를 전압제어발진기(VCO)와 동시에 제어하고, 또한, VCO의 주파수와 아날로그 신호 처리부의 공진 주파수가 유리수의 비를 갖게 함으로써, 신호 처리 주파수대역을 가변시킬 수 있게 하는, 가변 신호처리 주파수대역을 가지는 무선 송수신 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, 다수의 공진기를 갖는 무선 송수신 장치에 있어서, 송수신신호의 경로상에 존재하는 다수의 공진기를 가지고, 아날로그 신호처리를 하기 위한 아날로그 신호처리 수단; 상기 아날로그 신호처리 수단의 출력신호나 상기 아날로그 신호처리 수단으로 전달할 송신 데이터에 대하여 디지털 신호처리를 수행하기 위한 디지털 신호처리 수단; 및 상기 아날로그 신호처리 수단의 신호처리 주파수 대역을 가변시키기 위하여, 상기 아날로그 신호처리 수단의 공진기로, 국부발진(LO)주파수 신호 및 제어신호를 제공하기 위한 주파수 합성 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 무선 송수신 장치 등에 이용됨.
무선 통신, 공진기, 주파수 합성기, 공진주파수, 공진기 제어, PLL, VCO-
Patent Agency Ranking
公开(公告)号：KR100549221B1
公开(公告)日：2006-02-03
申请号：KR1020030095038
申请日：2003-12-22
Applicant: 한국전자통신연구원
IPC: H03B28/00
CPC classification number: H03B5/1841 , H03B5/1215 , H03B5/1228 , H03B5/124 , H03B5/1265 , H03B5/1293
Abstract: 본 발명은 발진기 및 주파수 합성기에 관한 발명이다. 특히 전압 제어 디지털 아날로그 발진기 및 이를 이용한 주파수 합성기에 관한 것이다.
본 발명은 아날로그 입력단에 입력되는 전압 및 디지털 입력단에 입력되는 디지털 값에 따라 출력 신호의 주파수가 변화하는 발진기, 및 간헐적으로 상기 아날로그 입력단에 입력되는 전압을 제 1 임계 전압 및 제 2 임계 전압과 대소를 비교하여, 그 결과에 따라 상기 디지털 입력단에 입력되는 디지털 값을 변화시키는 디지털 동조기를 포함하는 전압 제어 디지털 아날로그 발진기를 제공한다. 또한 이를 이용한 주파수 합성기를 제공한다.
본 발명에 의한 발진기는 및 주파수 합성기는 잡음은 적으면서도 광대역의 주파수 출력을 얻을 수 있다는 장점이 있다.
발진기(oscillator), 주파수 합성기(frequency synthesizer), VCO(voltage controlled oscillator).-
公开(公告)号：KR1020050066060A
公开(公告)日：2005-06-30
申请号：KR1020030097262
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H04B1/40
Abstract: 본 발명은 RF 프론트-앤드(front-end) 송수신기에 관한 발명이다. 특히, 주파수 합성기 제어에 의해 신호처리 주파수 밴드의 재구성이 가능한 직접 변환 RF 프론트-앤드 송수신기 및 그 구성요소들에 관한 것이다.
본 발명은 RF 프론트-앤드 수신기, 기저대역 처리기 및 RF 프론트-앤드 송신기를 포함하는 송수신기에 있어서, 상기 RF 프론트-앤드 수신기는 발진기, 수신 증폭기 및 수신 믹서를 포함하고, 상기 RF 프론트-앤드 송신기는 송신 믹서 및 송신 증폭기를 포함하고, 상기 발진기는 주파수 제어신호에 의하여 출력 주파수가 제어되고, 상기 수신 증폭기, 수신 믹서, 송신 믹서, 송신 증폭기 중 적어도 하나는 상기 주파수 제어신호에 의하여 공진 주파수가 제어되는 송수신기를 제공한다. 또한 이 송수신기에 사용될 수 있는 구성요소들을 제공한다.
본 발명에 의한 직접 변환 RF 프론트-앤드 송수신기 및 그 구성요소들은 안테나로부터 입력되는 여러 주파수 대역에 대해서 공진 주파수를 가변할 수 있도록 함으로써, 한 개의 시스템 하드웨어로 멀티 밴드 또는 광대역의 신호 주파수를 처리할 수 있 한다는 장점이 있다.-
公开(公告)号：KR100452948B1
公开(公告)日：2004-10-14
申请号：KR1020020081477
申请日：2002-12-18
Applicant: 한국전자통신연구원
IPC: H03K3/027
Abstract: PURPOSE: A flipflop using complementary clocking and a prescaler using the same are provided to improve the current driving capacity by using the complementary relation between an NMOS transistor and a PMOS transistor. CONSTITUTION: A first p-type transistor(mp11) is connected between a supply voltage supply unit and the first node to receive data. A second p-type transistor(mp12) is connected between the first and the second nodes to receive the first clock. A first n-type transistor(mn11) is connected between the second node and the ground to receive the data. A third p-type transistor(mp13) is connected between the supply voltage supply unit and the third node. A second n-type transistor(mn12) is connected between the third and the fourth nodes to receive the first clock. A third n-type transistor(mn13) is connected between the fourth node and the ground. A fourth p-type transistor(mp14) is connected between the supply voltage supply unit and an output terminal. A fourth n-type transistor(mn14) is connected between the output terminal and the ground to receive the second clock. A fifth n-type transistor is connected between the first and the second nodes to receive the second clock. A fifth p-type transistor is connected between the third and the fourth nodes to receive the second clock.
Abstract translation: 目的：提供使用互补时钟的触发器和使用该触发器的预分频器，以通过使用NMOS晶体管和PMOS晶体管之间的互补关系来提高电流驱动能力。 构成：第一P型晶体管（mp11）连接在电源电压供应单元和第一节点之间以接收数据。 第二p型晶体管（mp12）连接在第一和第二节点之间以接收第一时钟。 第一n型晶体管（mn11）连接在第二节点和地之间以接收数据。 第三P型晶体管（mp13）连接在电源电压供应单元和第三节点之间。 第二n型晶体管（mn12）连接在第三和第四节点之间以接收第一时钟。 第三n型晶体管（mn13）连接在第四节点和地之间。 第四P型晶体管（mp14）连接在电源电压提供单元和输出端子之间。 第四n型晶体管（mn14）连接在输出端和地之间以接收第二时钟。 第五n型晶体管连接在第一和第二节点之间以接收第二时钟。 第五p型晶体管连接在第三和第四节点之间以接收第二时钟。
-
公开(公告)号：KR100441985B1
公开(公告)日：2004-07-30
申请号：KR1020010070752
申请日：2001-11-14
Applicant: 한국전자통신연구원
IPC: H01P1/15
CPC classification number: H03H7/0115 , H03H2001/0085
Abstract: The present invention relates to an integrated filter circuit for digitally controlling characteristics of inductor and capacitor to thereby produce a controlled resonant frequency. The integrated circuit includes a number of inductors being connected in series between a high frequency input node and a high frequency output node, a plurality of capacitors each connected to a connection node of said each inductors, a plurality of switches, each connected between each capacitor and a ground and a feedback control unit for controlling the switches by sensing an output signal from the high frequency output node to thereby selectively couple each capacitor to the ground through a selected switches based on the sensed output signal.
Abstract translation: 本发明涉及一种用于数字控制电感器和电容器的特性从而产生受控谐振频率的集成滤波器电路。 集成电路包括串联连接在高频输入节点和高频输出节点之间的多个电感器，多个电容器，每个电容器连接到所述每个电感器的连接节点，多个开关，每个开关连接在每个电容器 以及接地和反馈控制单元，用于通过感测来自高频输出节点的输出信号来控制开关，从而基于感测到的输出信号通过选择的开关选择性地将每个电容器耦合到地。
-
公开(公告)号：KR100424676B1
公开(公告)日：2004-03-27
申请号：KR1020010047550
申请日：2001-08-07
Applicant: 한국전자통신연구원
IPC: G11C17/00
Abstract: PURPOSE: A low-power ROM is provided to be capable of reducing an area while lowering power consumption at a read operation. CONSTITUTION: Column selection transistors(Ms1-Msn) select one of a plurality of bit lines. A common connection terminal is connected in common to one ends of the column selection transistors, and precharges the bit lines with a charge sharing voltage when the column selection transistors are turned on. A precharge part(Mp1) precharges the common connection terminal with a power supply voltage(VCC). A reference voltage generating part is connected to the precharge part, and generates a reference voltage used to compare voltages of the bit lines. A sense amplifier(SA) receives the reference voltage and a charge sharing voltage of the common connection terminal.
Abstract translation: 目的：提供低功率ROM，以便在读取操作时降低功耗并减小面积。 构成：列选择晶体管（Ms1-Msn）选择多个位线中的一个。 公共连接端子共同连接到列选择晶体管的一端，并且当列选择晶体管导通时利用电荷共享电压预充电位线。 预充电部分（Mp1）利用电源电压（VCC）预充电公共连接端子。 参考电压生成部件连接到预充电部件，并且生成用于比较位线的电压的参考电压。 读出放大器（SA）接收公共连接端子的参考电压和电荷共享电压。
-
-
-
-
-
-
-
-
-
Search Results
81
records
(took 0.025 seconds)
