COMPOSANT ELECTRONIQUE COMPORTANT UN ENSEMBLE DE TRANSISTORS MOSFET ET PROCEDE DE FABRICATION

    公开(公告)号:FR2976401A1

    公开(公告)日:2012-12-14

    申请号:FR1154929

    申请日:2011-06-07

    Abstract: Composant électronique comportant un ensemble de transistors à effet de champ à grille isolée, lesdits transistors (1, 2, 3) appartenant à au moins deux sous-ensembles distincts par leur tension de seuil, dans lequel chaque transistor inclut une grille possédant deux électrodes, à savoir une première électrode enfouie (14) implantée à l'intérieur du substrat où est défini le canal (10) du transistor, et une seconde électrode (20) supérieure disposée au-dessus du substrat, en regard de l'électrode (14) enfouie par rapport au canal (10), et séparée dudit canal par une couche (15) de matériau diélectrique, et dans lequel les électrodes enfouies de l'ensemble des transistors sont formées par un matériau identique, les électrodes supérieures présentant une couche (32, 33, 37) au contact du matériau diélectrique qui est formée de matériaux différents d'un sous-ensemble de transistors à l'autre.

    33.
    发明专利
    未知

    公开(公告)号:DE602007004139D1

    公开(公告)日:2010-02-25

    申请号:DE602007004139

    申请日:2007-03-16

    Abstract: The method involves forming an intermediate semiconductor layer (6) above a substrate (2), where the layer contains an alloy of silicon and germanium. Source, drain and insulated gate regions (11,12,9) of a MOS transistor are formed above the semiconductor layer. The semiconductor layer is oxidized from a lower surface of the layer for increasing concentration of germanium in a channel of the transistor.

    34.
    发明专利
    未知

    公开(公告)号:FR2897202B1

    公开(公告)日:2008-09-12

    申请号:FR0601137

    申请日:2006-02-08

    Abstract: The process involves depositing a layer made of silicon-germanium, on an active zone of a silicon substrate (Si). A gate region (5) is formed above a mono-crystalline silicon layer. The silicon-germanium is etched to form a tunnel under the gate region, and a dielectric, e.g. nitride and oxide mixture, layer is filled in the tunnel. The dielectric layer is laterally etched to subsist a dielectric zone under the region. A metal, e.g. platinum and erbium, is deposited at the location of source and drain regions to fill an etched zone of the dielectric layer. An independent claim is also included for a Schottky barrier metal oxide semiconductor (SBMOS) transistor.

    Modulateur de phase
    38.
    发明专利

    公开(公告)号:FR3100082A1

    公开(公告)日:2021-02-26

    申请号:FR1909284

    申请日:2019-08-19

    Abstract: Modulateur de phase La présente description concerne un procédé comprenant les étapes suivantes : a) former un guide d'onde (100) en un premier matériau, le guide d'onde étant configuré pour guider un signal optique ; b) former une couche (106) en un deuxième matériau conducteur électriquement et transparent à une longueur d'onde du signal optique, les étapes a) et b) étant mises en oeuvre de manière que la couche (106) en le deuxième matériau soit en contact d'au moins une des faces du guide d'onde (100), ou soit séparée de ladite au moins une des faces par une distance inférieure à la moitié, de préférence au quart, de la longueur d'onde du signal optique. La demande concerne en outre un modulateur de phase, notamment obtenu par un tel procédé. Figure pour l'abrégé : Fig. 1

Patent Agency Ranking