公开(公告)号：FR2928490A1

公开(公告)日：2009-09-11

申请号：FR0851494

申请日：2008-03-07

Applicant: ST MICROELECTRONICS SA

Inventor： COUDRAIN PERCEVAL ,  CORONEL PHILIPPE ,  MARTY MICHEL ,  BOPP MATTHIEU

IPC: H01L21/00 ,  H01L31/0232

Abstract: L'invention concerne une structure semiconductrice comprenant une première zone active (R) sous laquelle est enterrée une première couche réfléchissante (32) et au moins une deuxième zone active (G) sous laquelle est enterrée une deuxième couche réfléchissante (34), caractérisée en ce que la surface supérieure de la deuxième couche réfléchissante est plus proche de la surface supérieure de la structure que la surface supérieure de la première couche réfléchissante.

公开(公告)号：FR2860919B1

公开(公告)日：2009-09-11

申请号：FR0350665

申请日：2003-10-09

Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MONFRAY STEPHANE ,  HALIMAOUI AOMAR ,  CORONEL PHILIPPE ,  LENOBLE DAMIEN ,  FENOUILLET BERANGER CLAIRE

IPC: H01L21/762 ,  H01L21/336

Abstract: A region of monocrystalline silicon (20, 124 - 128) on insulator on silicon (24, 120) is destined to receive at least one component. The insulator (26) comprises some over-thickness (OT). Independent claims are also included for: (a) a component realised in such a region of monocrystalline silicon; (b) the fabrication of a semiconductor on insulator region; (c) the fabrication of a MOS transistor.

公开(公告)号：FR2915023B1

公开(公告)日：2009-07-17

申请号：FR0702696

申请日：2007-04-13

Applicant: ST MICROELECTRONICS CROLLES 2 ,  ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  CORONEL PHILIPPE ,  LOUBET NICOLAS

IPC: H01L21/48 ,  H01L21/20

Abstract: Metal contacts are self-positioned on a wafer of semiconductor product. Respective placement areas for a metal contact are determined by a selective deposition of a growth material over a region of the substrate surface (for example, through epitaxial growth). The growth material is surrounded by an insulating material. The grown material is then removed to form a void in the insulating material which coincides with the desired location of the metal contact. This removal of the grown material exposes the region on the substrate surface. Conductive material is then deposited to fill the void and thus form the metal contact directly with the region of the substrate surface.

公开(公告)号：FR2858876B1

公开(公告)日：2006-03-03

申请号：FR0350425

申请日：2003-08-12

Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： CORONEL PHILIPPE ,  LAPLANCHE YVES ,  PAIN LAURENT

IPC: G03F7/11 ,  H01L21/3065 ,  G03F7/20 ,  G03F7/36 ,  G03F7/40 ,  H01L21/027 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/76 ,  H01L21/768 ,  H01L27/12 ,  H01L29/423 ,  H01L29/786

公开(公告)号：FR2860919A1

公开(公告)日：2005-04-15

申请号：FR0350665

申请日：2003-10-09

Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： MONFRAY STEPHANE ,  HALIMAOUI AOMAR ,  CORONEL PHILIPPE ,  LENOBLE DAMIEN ,  FENOUILLET BERANGER CLAIRE

IPC: H01L21/762 ,  H01L21/336

Abstract: A region of monocrystalline silicon (20, 124 - 128) on insulator on silicon (24, 120) is destined to receive at least one component. The insulator (26) comprises some over-thickness (OT). Independent claims are also included for: (a) a component realised in such a region of monocrystalline silicon; (b) the fabrication of a semiconductor on insulator region; (c) the fabrication of a MOS transistor.

公开(公告)号：FR2857150A1

公开(公告)日：2005-01-07

申请号：FR0307960

申请日：2003-07-01

Applicant: ST MICROELECTRONICS SA

Inventor： JACQUET FRANCOIS ,  CANDELLIER PHILIPPE ,  CERUTTI ROBIN ,  CORONEL PHILIPPE ,  MAZOYER PASCALE

IPC: G11C11/405 ,  H01L27/06 ,  H01L27/108 ,  H01L27/12 ,  G11C11/401 ,  H01L21/8242

Abstract: The unit has a pair of cells (C1, C2) for storing two independent bits and including field effect transistors with grid (4, 14), respectively. A channel is arranged in a source zone (102), and the two transistors are arranged in between the source zone and a drain zone. An electrode of single polarization (24) is arranged between intermediate portions (1, 11) of the two transistors. An independent claim is also included for a method for manufacturing an integrated DRAM on a surface of a substrate.

公开(公告)号：FR2845522A1

公开(公告)日：2004-04-09

申请号：FR0212278

申请日：2002-10-03

Applicant: ST MICROELECTRONICS SA

Inventor： MARTY MICHEL ,  CORONEL PHILIPPE ,  LEVERD FRANCOIS

IPC: H01L29/73 ,  H01L21/331 ,  H01L29/08 ,  H01L29/417 ,  H01L29/732 ,  H01L21/74

Abstract: An integrated circuit incorporates a buried layer of the type with conductivity determined in a plane essentially parallel to a plane of a main surface of the circuit. The median part of this buried layer (23, 24) is filled with a metallic type material (29). An Independent claim is also included for a method for the formation of a layer buried in a semiconductor substrate of an integrated circuit.

公开(公告)号：FR2905519A1

公开(公告)日：2008-03-07

申请号：FR0653524

申请日：2006-08-31

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS CROLLES 2

Inventor： CORONEL PHILIPPE ,  MARTY MICHEL

IPC: H01L21/8236 ,  H01L27/088

Abstract: L'invention concerne un procédé de fabrication d'un circuit intégré contenant des transistors MOS complètement et partiellement déplétés, comprenant les étapes suivantes .a) former des transistors MOS similaires sur une couche mince de silicium (3) formée sur une couche de silicium-germanium (2) reposant sur un substrat de silicium ;b) coller la face supérieure de la structure à une plaquette support (21) ;c) éliminer le substrat;d) déposer un masque (23) et ouvrir ce masque aux emplacements des transistors complètement déplétés ;e) oxyder le silicium-germanium aux emplacements des transistors complètement déplétés dans des conditions telles qu'il se produit un phénomène de condensation ; etf) éliminer la partie oxydée et la partie de silicium-germanium, d'où il résulte qu'il demeure des transistors dont la couche de silicium est amincie.

公开(公告)号：FR2904143A1

公开(公告)日：2008-01-25

申请号：FR0653082

申请日：2006-07-24

Applicant: ST MICROELECTRONICS SA ,  COMMISSARIAT ENERGIE ATOMIQUE ,  ST MICROELECTRONICS CROLLES 2

Inventor： CAZAUX YVON ,  CORONEL PHILIPPE ,  FENOUILLET BERANGER CLAIRE ,  ROY FRANCOIS

IPC: H01L27/146 ,  H04N3/15

Abstract: L'invention concerne un capteur d'images comprenant des cellules photosensibles comportant des photodiodes (D) et au moins un circuit supplémentaire à forte dissipation thermique comportant des transistors (M7, M8). Le capteur d'images est réalisé de façon monolithique et comprend une couche (60) d'un matériau semiconducteur ayant des première et deuxième faces opposées (15, 16) et comprenant, du côté de la première face (15), des premières régions (34, 38) correspondant aux bornes de puissance des transistors, l'éclairage du capteur d'images étant destiné à être réalisé du côté de la deuxième face ; un empilement de couches isolantes (70) recouvrant la première face ; un renfort (78) thermiquement conducteur recouvrant l'empilement du côté opposé à la couche ; et des vias (76) thermiquement conducteurs reliant la couche au renfort.

公开(公告)号：FR2830124B1

公开(公告)日：2005-03-04

申请号：FR0112377

申请日：2001-09-26

Applicant: ST MICROELECTRONICS SA

Inventor： PIAZZA MARC ,  CORONEL PHILIPPE

IPC: H01L21/8242 ,  H01L27/108

Abstract: A method for forming in monolithic form a DRAM-type memory, including the steps of forming, on a substrate, parallel strips including a lower insulating layer, a strongly-conductive layer, a single-crystal semiconductor layer, and an upper insulating layer; digging, perpendicularly to the strips, into the upper insulating layer and into a portion of the semiconductor layer, first and second parallel trenches, each first and second trench being shared by neighboring cells; forming, in each first trench, a first conductive line according to the strip width; forming, in each second trench, two second distinct parallel conductive lines, insulated from the peripheral layers; filling the first and second trenches with an insulating material; removing the remaining portions of the upper insulating layer; and depositing a conductive layer.