-
公开(公告)号：KR101587430B1
公开(公告)日：2016-01-22
申请号：KR1020140174002
申请日：2014-12-05
Applicant: (재)한국나노기술원
IPC: H01L21/20
Abstract: 본발명은실리콘기판상에고품위의반도체소자를형성하는방법에관한것으로서, 실리콘(001) 기판상에패터닝공정을통해실리콘(001)면이노출되도록절연물에의한 ART(Aspect Ratio Trapping)패턴을형성하는제1단계와, 상기 ART패턴하부에습식식각을통해실리콘(111)면이노출되도록 AART(Arrow Aspect Ratio Trapping) 패턴을형성하는제2단계와, 상기절연물하측에실리콘(111)면의노출이진행됨에따른절연물과실리콘계면상에언더컷을형성하는제3단계및 상기 ART패턴영역과 AART패턴영역상측으로반도체층을성장시키는제4단계를포함하여이루어진것을특징으로하는실리콘(001) 기판상에반도체에피층성장방법을기술적요지로한다. 이에의해, 실리콘기판상에실리콘(111)면이노출된화살표형태의트랩핑패턴을형성하여, 실리콘과반도체층간의계면에서발생하는관통전위를트랩시켜결함이없는(defect free) 반도체소자를제공할수 있으며, 결함이없는(defect free) 에피층을더욱낮은두께에서얻을수 있어소자의제조가용이한이점이있다.
Abstract translation: 本发明涉及一种在硅衬底上形成高级半导体器件的方法。 在硅（001）衬底上的半导体外延层生长方法包括：通过绝缘材料形成纵横比捕获（ART）图案的第一步骤，以通过图案化在硅（001）衬底上暴露硅（001）侧 处理; 形成箭头纵横比捕获（AART）图案以通过湿蚀刻暴露在ART图案的下侧上的硅（111）侧的第二步骤; 在绝缘材料的下侧的硅（111）侧的曝光进行时，在绝缘材料和硅之间的界面上形成底切的第三步骤; 以及在ART图案区域和AART图案区域的上侧生长半导体层的第四步骤。 因此，可以通过形成箭头形状的捕获图案来提供无缺陷的半导体器件，其中硅（111）侧暴露在硅衬底上并捕获在硅和半导体层之间的界面中产生的穿透电位，以及 可以容易地制造器件，因为可以获得厚度较薄的无缺陷外延层。
-
公开(公告)号：KR101568172B1
公开(公告)日：2015-11-11
申请号：KR1020130127787
申请日：2013-10-25
Applicant: (재)한국나노기술원
Abstract: 본발명은적외선컬러영상획득시스템및 방법에관한것으로서, 적외선컬러영상획득시스템은둘 이상의적외선파장을피사체에조사하는적외선조사장치; 및상기적외선조사장치에의해조사되고상기피사체에의해반사된상기둘 이상의적외선파장을감지하고, 감지된상기둘 이상의적외선파장을미리결정된기준에따라변환및 조합하여컬러영상으로변환하는컬러영상획득장치를포함하고, 상기컬러영상획득장치는반사된상기둘 이상의적외선파장을감지하는촬상소자를포함하는것을특징으로한다.
-
公开(公告)号：KR101547535B1
公开(公告)日：2015-08-27
申请号：KR1020140174005
申请日：2014-12-05
Applicant: (재)한국나노기술원
IPC: H01L21/20 , H01L27/12 , H01L21/306
CPC classification number: H01L27/1203
Abstract: 본 발명은 SOI 기판 상에 다종의 반도체 에피층을 형성하는 방법에 관한 것으로서, SOI(상부 실리콘층/절연물/하부 실리콘층) 기판 상에 반도체 에피층을 성장하는 방법에 있어서, SOI(001) 기판 상에 에피 성장이 필요한 부위의 패터닝 공정을 통한 상부 실리콘층을 제거하는 제1단계와, 상기 상부 실리콘층을 제거하고 그 상층에 보호막을 증착하는 제2단계와, 에피 성장이 필요한 부위의 패터닝 공정을 통해 하부 실리콘층의 일부 영역이 노출되는 ART(Aspect Ratio Trapping)패턴을 형성하는 제3단계와, 상기 ART패턴 하부에 습식 식각을 통해 하부 실리콘층의 (111)면이 노출되도록 AART(Arrow Aspect Ratio Trapping) 패턴을 형성하는 제4단계와, 상기 절연물 하측에 상기 하부 실리콘층의 (111)면의 노출이 진행됨에 따른 절연물과 하부 실리콘층과의 계면 상에 언더컷을 형성하는 제5단계 및 상기 ART패턴 영역과 AART패턴 영역 상측으로 반도체층을 성장시키는 제6단계를 포함하여 이루어지되, 상기 ART패턴 영역과 AART 패턴 영역 그리고 상기 상부 실리콘층 전면에 마스킹 절연막을 형성하고, 상기 ART패턴과 AART패턴 영역 외의 상기 실리콘 기판 상에 상기 제1단계 내지 제6단계를 반복수행하여 다종의 반도체층을 형성하는 것을 특징으로 하는 SOI(001) 기판 상에 다종의 반도체 에피층 성장방법을 기술적 요지로 한다. 이에 의해, SOI 기판 상에 실리콘(111)면이 노출된 화살표 형태의 트랩핑 패턴을 형성하여, 실리콘과 반도체층 간의 계면에서 발생하는 관통전위를 트랩시켜 결함이 없는(defect free) 반도체 소자를 제공할 수 있으며, 결함이 없는(defect free) 에피층을 더욱 낮은 두께에서 얻을 수 있어 소자의 제조가 용이하고, 이를 반복적으로 수행함으로써 동일한 SOI 기판 상에서 결함이 없는 다종의 반도체 에핑층을 용이하게 얻을 수 있는 이점이 있다.
Abstract translation: 本发明涉及在SOI衬底上形成各种半导体外延层的方法。 根据本发明的在SOI衬底上制造各种半导体外延层的方法包括去除顶部硅层的第一步骤，沉积保护层的第二步骤，形成纵横比捕获（ART）的第三步骤 ）图案，形成箭头纵横比捕获（AART）图案的第四步骤，形成底切的第五步骤以及在ART图案和AART图案的上侧上生长半导体层的第六步骤。 本发明容易获得在SOI衬底上没有缺陷的各种半导体外延层。
-
公开(公告)号：KR1020150079271A
公开(公告)日：2015-07-08
申请号：KR1020130169385
申请日：2013-12-31
Applicant: (재)한국나노기술원
IPC: H01L21/20
Abstract: 본발명의일 측면에의하면, 기판을준비하는기판준비단계; 상기기판과상이한격자상수를가진희생층을상기기판상에성장시키는희생층성장단계; 상기기판과상기희생층사이의긴장상태와반대인긴장상태를가진보상층을상기희생층상에성장시키는보상층성장단계;및상기보상층상에소자층을성장시키는소자층형성단계; 를포함하는것을특징으로하는기판재활용구조생성방법을제공한다. 이상에서살펴본본 발명에의하면, 희생층을두텁게성장시킬수 있게함 으로써, 소자를손쉽게제거할수 있는효과가있다.
Abstract translation: 根据本发明的一个方面，提供了一种基板回收结构的制造方法，包括：准备基板的基板准备工序; 生长牺牲层的牺牲层生长步骤，所述牺牲层能够使衬底上的衬底生长具有不同晶格常数的牺牲层; 补偿层生长步骤，在所述牺牲层上生长具有处于所述基板和所述牺牲层之间的张力状态的相反张紧状态的补偿层; 在所述补偿层上生长器件层的器件层形成步骤。 根据所审查的本发明，通过使牺牲层生长成厚，可以容易地去除器件。
-
公开(公告)号：KR101531870B1
公开(公告)日：2015-06-29
申请号：KR1020130165606
申请日：2013-12-27
Applicant: (재)한국나노기술원
IPC: H01L21/20
CPC classification number: H01L21/76807 , H01L21/32055 , H01L21/7684 , H01L21/76877
Abstract: 본발명은실리콘기판상에화합물반도체소자를제조하는방법에있어서, 실리콘기판을준비하는제1단계, 상기실리콘기판상에산화막을증착시키는제2단계, 상기산화막을패터닝하여, 상기실리콘기판의일부영역을노출시키면서, 상기실리콘기판상에는계단형트렌치를형성하는제3단계, 상기계단형트렌치형성후, 노출된상기실리콘기판영역과상기계단형트렌치상측에화합물반도체층을성장시키는제4단계를포함하여이루어지는것을특징으로하는계단형트렌치를이용하여실리콘기판상에대면적화합물반도체소자를형성하는방법을기술적요지로한다. 이에의해실리콘기판상에계단형트렌치를형성하여, 실리콘과화합물반도체간의계면에서발생하는관통전위를트랩시켜결함이없는(defect free) 대면적의화합물반도체소자를제공할수 있는이점이있다.
Abstract translation: 本发明涉及一种在硅衬底上制造化合物半导体器件的方法，更具体地说，涉及通过使用步骤沟槽在硅衬底上制造具有大面积的化合物半导体器件的方法，包括：制备第 硅基板; 在硅衬底上沉积氧化膜的第二步骤; 图案化氧化膜的第三步骤，暴露硅衬底的一些区域，以及在硅衬底上形成步骤沟槽; 以及形成所述台阶沟槽的第四步骤，以及在所述暴露的硅衬底区域和所述台阶沟槽的上侧上方生长化合物半导体层。 因此，在硅基板上形成台阶沟槽，从而通过捕获从硅与化合物半导体之间的界面产生的穿透电位，提供具有大面积的无缺陷化合物半导体器件。
-
Patent Agency Ranking
公开(公告)号：KR1020150047828A
公开(公告)日：2015-05-06
申请号：KR1020130127788
申请日：2013-10-25
Applicant: (재)한국나노기술원
CPC classification number: H04N5/332 , H04N5/2251 , H04N5/232
Abstract: 본발명은변조적외선컬러영상획득시스템으로서, 둘이상의변조적외선파장을피사체에조사하는적외선조사장치; 적외선조사장치에의해조사되고피사체에의해반사된둘 이상의변조적외선파장을감지하고, 둘이상의변조적외선파장을변환및 조합하여컬러영상을획득하는컬러영상획득장치; 및컬러영상획득장치와미리결정된시간에보정및 동기화되고, 적외선조사장치의적외선조사시간을파장별로조정하는동기화장치를포함한다.
Abstract translation: 本发明涉及一种使用调制的红外线获得彩色图像的系统，该系统包括：向被摄体照射至少两个调制的红外波长的红外辐射装置; 检测由所述红外线照射装置照射并被所述被检体反射的经调制的红外波长的彩色图像获取装置，并且通过转换和组合调制的红外波长获得彩色图像; 以及在预定时间与彩色图像获取装置校正和同步的同步装置，并且每波长调整红外线照射装置的红外线照射时间。
-
公开(公告)号：KR1020130133986A
公开(公告)日：2013-12-10
申请号：KR1020120057164
申请日：2012-05-30
Applicant: (재)한국나노기술원
IPC: H01L31/042 , H01L31/06 , H01L31/18
CPC classification number: Y02E10/50 , Y02P70/521 , H01L31/042 , H01L31/06 , H01L31/18
Abstract: The invention relates to a horizontal electrode structure solar cell and manufacturing method thereof which produces the most optimized horizontal electrode structured solar cell, avoid the influence by structural deformity where the lattice misfits the dislocation of the growth regulator, and substrate is generated. The horizontal electrode structure solar cell of the present invention has an effect to increase the efficiency because the reduction does not occur since the carrier is not transmitted in the misfit dislocation layer, and the efficiency is improved by the influence of the deformity of the solar cell of which a thin film is included. The invention also comprises a wide band gap layer formed on the upper part of the thin film and the ohmic layer, the first electrode formed at the upper part of the wide band gap layer into a predetermined thickness and the device layer, and the second electrode formed in the upper part of the device of the ohmic layer. At the same time, the lattice mismatch substrate including the substrate formed on the substrate, and the lattice of the misfit dislocation of the lattice constants are included in the present invention. [Reference numerals] (130) Misfit dislocation layer;(150) Ohmic layer;(160) Device layer;(170,180) Electrode
Abstract translation: 本发明涉及一种水平电极结构太阳能电池及其制造方法，其制造最优化的水平电极结构太阳能电池，避免了晶格不适于生长调节器位错的结构变形的影响，产生了基板。 本发明的水平电极结构太阳能电池具有提高效率的效果，因为不会在不匹配位错层中传输载体而不发生还原，并且通过太阳能电池的畸变的影响来提高效率 其中包括薄膜。 本发明还包括形成在薄膜的上部和欧姆层上的宽带隙层，形成在宽带隙层的上部的第一电极和装置层，以及第二电极 形成在欧姆层的器件的上部。 同时，包括形成在基板上的基板的晶格失配基板和晶格常数的失配位错的晶格包括在本发明中。 （130）不匹配位错层;（150）欧姆层;（160）器件层;（170,180）电极
-
公开(公告)号：KR101161264B1
公开(公告)日：2012-07-02
申请号：KR1020100124812
申请日：2010-12-08
Applicant: (재)한국나노기술원
Abstract: 본 발명에 따른 반도체 소자 제조 방법에서는 기판의 한쪽 면에 제1 소자층을 형성한 다음, 상기 기판을 뒤집어 상기 기판의 다른쪽 면에 제2 소자층을 형성한다. 상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합한 후 상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리하거나, 상기 기판과 상기 제1 소자층 사이 및 상기 기판과 제2 소자층 사이를 분리한 후 상기 제1 소자층에 제1 캐리어 기판을 접합하고 상기 제2 소자층에 제2 캐리어 기판을 접합한다. 본 발명에 따르면, 기판의 양쪽 면을 이용하고 기판을 재사용함에 따라 기판의 소모, 재료의 소모를 최소화한다. 그리고, 기판을 중심으로 동일한 방향의 힘(compressive or tensile)이 가해짐으로써 기판과 박막의 열팽창 계수의 차이로 인한 휨 현상이 억제된다.
-
公开(公告)号：KR1020210044519A
公开(公告)日：2021-04-23
申请号：KR1020190127781
申请日：2019-10-15
Applicant: (재)한국나노기술원
Abstract: 본발명에서는 10000um2 이하의발광부면적을갖는마이크로 LED 장치가개시된다. 본발명의일 실시예에따른마이크로 LED 장치는상기마이크로 LED 장치는 P형반도체, 발광부및 N형반도체가적층되는적층구조를포함하고, 상기발광부의사이드월바깥면에쇼키컨택된금속층이형성된다.
-
公开(公告)号：KR101762921B1
公开(公告)日：2017-07-31
申请号：KR1020150148153
申请日：2015-10-23
Applicant: (재)한국나노기술원
Abstract: 본발명은집광형태양광발전방법및 시스템에관한것으로서, 상기방법은태양추적방식에따라태양의황도를계산하여태양전지판을조정하는단계, 상기태양전지판을구성하는하나이상의단위모듈에서태양광을집광하는단계,단위모듈에장착된온도센서를이용하여, 온도분포를측정하는단계및 측정한온도분포결과에따라하나이상의단위모듈을보정하는단계를포함한다.
Abstract translation: 本发明稠合形式阳光涉及一种发电的方法和系统，所述方法包括：计算一个太阳能黄道调整根据太阳能跟踪方法的太阳能电池板，集中构成太阳能面板上的一个或更多个单元模块的太阳光 使用安装在单元模块上的温度传感器测量温度分布，并且根据测量的温度分布结果校正一个或多个单元模块。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.028 seconds)
