-
公开(公告)号：WO2016085169A1
公开(公告)日：2016-06-02
申请号：PCT/KR2015/012205
申请日：2015-11-13
Applicant: (재)한국나노기술원
IPC: H01L29/778
CPC classification number: H01L29/778
Abstract: 본 발명에 따른 갈륨면 4원계 질화물 전력반도체소자는 기판 위에 형성된 질화갈륨 버퍼층, 질화갈륨 버퍼층 위에 형성된 4원계 질화물층, 상기 4원계 질화물층 위에 형성된 질화갈륨 캡층을 포함하고, 4원계 질화물층의 조성비를 조절함으로써 분극 방향이 4원계 질화물층의 상면을 향하도록 형성하여 2차원 전자가스가 상기 4원계 질화물층의 상단에 형성되는 것을 특징으로 한다. 상기 4원계 질화물은 In, Al, Ga 및 N의 4종류의 원소로 이루어지고, In과 Al은 소정의 조성비를 가짐으로써 상기 4원계 질화물층에 압축응력이 작용하여 상기 4원계 질화물층의 분극이 상부 방향을 향하도록 조절된다.
Abstract translation: 根据本发明的镓表面季氮化物功率半导体器件包括：形成在衬底上的氮化镓缓冲层; 形成在氮化镓缓冲层上的第四氮化物层; 以及形成在所述第四氮化物层上的氮化镓盖层，其中通过调节所述四氮化物层的组成比使得偏振方向面向所述顶面的方式，在所述四氮化物层的顶端形成二维电子气 的氮化物层。 四氮化物由In，Al，Ga和N等四种元素组成，其中In和Al具有预定的组成比，相应地将压应力施加到四氮化物层，并且四氮化物层的极化 被调整为面向其顶部。
-
公开(公告)号：WO2014104552A1
公开(公告)日：2014-07-03
申请号：PCT/KR2013/009502
申请日：2013-10-24
Applicant: (재)한국나노기술원 , 성균관대학교 산학협력단
IPC: H01L21/26 , H01L21/324
CPC classification number: H01L21/3221 , H01L21/26513 , H01L21/28512 , H01L21/28518 , H01L21/324 , H01L29/45
Abstract: 본 발명은 반도체 소자에서 접합 영역에서의 결함을 치유하기 위한 방법에 관한 것으로서, 기판 상에 p-Ge층을 성장시키고, 상기 p-Ge층 상층에 이온 임플란테이션을 통해 n+ Ge 영역을 형성하거나, p-Ge층 상층에 인시츄 도핑후 에칭하여 n+ Ge 영역을 형성하거나 또는 상기 p-Ge층 상층에 산화막을 증착시켜 패터닝 후 에칭하고 인시츄 도핑하여 n+ Ge층을 형성한 후, 캡핑용 산화막을 형성한 후 600℃~700℃에서 1시간 내지 3시간동안 열처리를 수행하여 전극을 증착시키는 공정을 포함하여 이루어지는 것으로, 열처리 공정을 통해 n+/p 졍션(junction)에서의 Ge 결함을 치유하고, 열처리를 통해 깊어진 졍션을 상대적으로 줄일 수 있어 누설 전류를 최소화하여 반도체 소자의 특성을 향상시키고, 반도체 소자의 고집적화 및 미세화 실현에 더욱 유용한 이점이 있다.
Abstract translation: 本发明涉及一种在半导体器件的接合区域处理缺陷的方法，包括以下步骤：通过在衬底上生长p-Ge层来沉积电极; 通过在p-Ge层上的离子注入形成n + Ge区域，或通过原位掺杂和在p-Ge层上蚀刻，或沉积氧化物层，在原位上进行图案化，蚀刻和掺杂 p-Ge层; 形成用于封盖的氧化物层; 并在600〜700℃下进行1〜3小时的热处理。 通过热处理，可以处理n + / p结的Ge缺陷，并且通过热处理加深接头可以相对降低，从而使泄漏电流最小化并提高半导体器件的性能。 此外，该方法可用于高堆叠半导体器件或制造相同的结构。
-
公开(公告)号：KR1020140087549A
公开(公告)日：2014-07-09
申请号：KR1020120157977
申请日：2012-12-31
Applicant: (재)한국나노기술원 , 성균관대학교산학협력단
IPC: H01L21/26 , H01L21/324
CPC classification number: H01L21/3221 , H01L21/26513 , H01L21/28512 , H01L21/28518 , H01L21/324 , H01L29/45
Abstract: The present invention relates to a method of repairing a defect in a junction region of a semiconductor device. A p-Ge layer grows on a substrate, and an n+ Ge region is formed on the p-Ge layer through ion implantation or in-situ doping is performed on the upper portion of the p-Ge layer to form the n+ Ge region or an oxide layer is deposited on the p-Ge layer, pattered, etched, and in-situ doped to form the n+ Ge region. After an oxide layer for capping is formed, heat treatment is performed thereon at a temperature of 600-700°C for 1 to 3 hours to deposit an electrode. A leakage current is minimized to improve characteristics of a semiconductor device by relatively reducing deep junction through the heat treatment. The method has advantages in that high integration and refinement of the semiconductor device are realized.
Abstract translation: 本发明涉及修复半导体器件的接合区域中的缺陷的方法。 p-Ge层在衬底上生长，并且通过离子注入在p-Ge层上形成n + Ge区，或者在p-Ge层的上部进行原位掺杂以形成n + Ge区或 氧化物层沉积在p-Ge层上，图案化，蚀刻和原位掺杂以形成n + Ge区域。 在形成用于封盖的氧化物层之后，在600-700℃的温度下对其进行1至3小时的热处理以沉积电极。 通过相对减少通过热处理的深度接合，使漏电流最小化以改善半导体器件的特性。 该方法具有实现半导体器件的高集成度和精细化的优点。
-
公开(公告)号：KR101357059B1
公开(公告)日：2014-02-05
申请号：KR1020110123500
申请日：2011-11-24
Applicant: (재)한국나노기술원
IPC: H01L31/043
CPC classification number: Y02E10/50
Abstract: 본 발명은 다중접합 태양전지에서 최상부 태양전지 셀을 제외한 나머지 하부 태양전지 셀에서 전류 부정합을 일으키는 한 개 또는 다수 개 셀에 대해, 한 개 또는 다 수개의 개구(Aperture)를 구비함으로써, 전류 정합을 유도하여 전체 전류 생성을 증가시키고, 전체 다중접합 태양전지 효율을 향상시키는 다중접합 태양전지에 관한 것으로, 기판 상에 형성된 제 2 태양전지 셀, 제 2 태양전지 셀 상에 형성된 제 1 태양 전지 셀 및 제 2 태양전지 셀에 태양광의 입사를 위해 제 1 태양전지 셀의 일 구간에 형성된 개구부를 포함한다. 아울러, 본 발명에 따른 다중접합 태양전지는 기판과 제 2 태양전지 셀 사이에 제 3 내지 제 m 태양전지 셀을 더 포함하며, 제 m 태양전지 셀이 포함될 경우, 개구부는 m-1개로 형성되는 것을 특징으로 한다.
-
公开(公告)号：KR1020130013779A
公开(公告)日：2013-02-06
申请号：KR1020110075575
申请日：2011-07-29
Applicant: (재)한국나노기술원
IPC: H01L21/683 , H01L21/288
Abstract: PURPOSE: An auxiliary device of a wafer holder for semiconductor electroplating is provided to easily perform electroplating on a small or large wafer by using a metal electrode for various wafers. CONSTITUTION: A metal electrode(301) fixes a wafer. The metal electrode has a length which is different according to wafer size. An electrode tip(304) is positioned in the end part of the metal electrode. A holder substrate(302) includes the wafer, a wafer holding groove(302a) and a metal electrode holding groove(302b). An electrode combination member(303) combines the metal electrode with the holder substrate.
Abstract translation: 目的：提供用于半导体电镀的晶片保持器的辅助装置，通过使用用于各种晶片的金属电极容易地在小或大晶片上进行电镀。 构成：金属电极（301）固定晶片。 金属电极具有根据晶片尺寸不同的长度。 电极头（304）位于金属电极的端部。 保持基板（302）包括晶片，晶片保持槽（302a）和金属电极保持槽（302b）。 电极组合构件（303）将金属电极与保持器基板结合。
-
Patent Agency Ranking6.发明公开
公开(公告)号：KR1020110053732A
公开(公告)日：2011-05-24
申请号：KR1020090110393
申请日：2009-11-16
Applicant: (재)한국나노기술원
IPC: H01L21/283
Abstract: PURPOSE: A method for forming an ohmic contact electrode using a dielectric thin film is provided to improve the morphology of an ohmic contact electrode surface by forming the dielectric thin film on an ohmic contact electrode. CONSTITUTION: An ohmic contact electrode(230) is formed on a semiconductor layer(220). A dielectric thin film(240) is formed on the ohmic contact electrode to prevent the morphology of the ohmic contact electrode surface from being curved in a thermal process. A contact resistance between a semiconductor layer and an ohmic contact electrode is improved by thermally processing a stack structure. A semiconductor layer, an ohmic contact electrode and a dielectric thin film are stacked on the stack structure. The dielectric thin film is removed.
Abstract translation: 目的：提供使用电介质薄膜形成欧姆接触电极的方法，以通过在欧姆接触电极上形成电介质薄膜来改善欧姆接触电极表面的形态。 构成：在半导体层（220）上形成欧姆接触电极（230）。 在欧姆接触电极上形成电介质薄膜（240），以防止欧姆接触电极表面的形态在热过程中弯曲。 通过热处理堆叠结构，提高了半导体层和欧姆接触电极之间的接触电阻。 半导体层，欧姆接触电极和电介质薄膜堆叠在堆叠结构上。 去除电介质薄膜。
-
公开(公告)号：KR101672396B1
公开(公告)日：2016-11-04
申请号：KR1020140165305
申请日：2014-11-25
Applicant: (재)한국나노기술원
IPC: H01L29/778
CPC classification number: H01L29/778
Abstract: 본발명에따른갈륨면 4원계질화물전력반도체소자는기판위에형성된질화갈륨버퍼층, 질화갈륨버퍼층위에형성된 4원계질화물층, 상기 4원계질화물층위에형성된질화갈륨캡층을포함하고, 4원계질화물층의조성비를조절함으로써분극방향이 4원계질화물층의상면을향하도록형성하여 2차원전자가스가상기 4원계질화물층의상단에형성되는것을특징으로한다. 상기 4원계질화물은 In, Al, Ga 및 N의 4종류의원소로이루어지고, In과 Al은소정의조성비를가짐으로써상기 4원계질화물층에압축응력이작용하여상기 4원계질화물층의분극이상부방향을향하도록조절된다.
Abstract translation: 根据本发明的镓表面季氮化物功率半导体器件包括：形成在衬底上的氮化镓缓冲层; 形成在氮化镓缓冲层上的第四氮化物层; 以及形成在所述第四氮化物层上的氮化镓覆盖层，其中通过调节所述第四氮化物层的组成比使得偏振方向面向所述顶表面的方式，在所述第四氮化物层的顶端上形成二维电子气 的氮化物层。 四氮化物由In，Al，Ga和N等四种元素组成，其中In和Al具有预定的组成比，相应地将压应力施加到第四氮化物层，并且四氮化物层的极化 被调整为面向其顶部。
-
公开(公告)号：KR1020160062795A
公开(公告)日：2016-06-03
申请号：KR1020140165305
申请日：2014-11-25
Applicant: (재)한국나노기술원
IPC: H01L29/778
CPC classification number: H01L29/778 , H01L29/7781 , H01L29/7782 , H01L29/812
Abstract: 본발명에따른갈륨면 4원계질화물전력반도체소자는기판위에형성된질화갈륨버퍼층, 질화갈륨버퍼층위에형성된 4원계질화물층, 상기 4원계질화물층위에형성된질화갈륨캡층을포함하고, 4원계질화물층의조성비를조절함으로써분극방향이 4원계질화물층의상면을향하도록형성하여 2차원전자가스가상기 4원계질화물층의상단에형성되는것을특징으로한다. 상기 4원계질화물은 In, Al, Ga 및 N의 4종류의원소로이루어지고, In과 Al은소정의조성비를가짐으로써상기 4원계질화물층에압축응력이작용하여상기 4원계질화물층의분극이상부방향을향하도록조절된다.
Abstract translation: 根据本发明的第四氮化物功率半导体器件包括：形成在衬底上的氮化镓缓冲层; 形成在氮化镓缓冲层上的第四氮化物层; 以及形成在所述第四氮化物层上的氮化镓覆盖层。 通过控制四氮化物层的组成比，形成了与氮化物层的上表面相对的极化方向，使得在氮化物层的上端形成二次电子气。 四氮化物由In，Al，Ga和N等四种元素组成，其中In和Al具有预定的组成比，由此对氮化物层施加压缩应力，使得氮化物层的极化 被控制以面向上方向。
-
公开(公告)号：KR101419527B1
公开(公告)日：2014-07-15
申请号：KR1020120057164
申请日：2012-05-30
Applicant: (재)한국나노기술원
IPC: H01L31/042 , H01L31/06 , H01L31/18
CPC classification number: Y02E10/50 , Y02P70/521
Abstract: 본 발명은 기판과 성장 물질의 격자 불일치 전위(misfit dislocation)가 생기는 구조에서, 결함에 의한 영향을 회피하기 위해 최적화된 수평형 전극구조 태양전지 및 그 제조방법에 관한 것으로, 본 발명의 수평형 전극구조 태양전지는 기판과, 상기 기판 상에 형성되며, 상기 기판과 격자 상수의 차이가 있어 격자 불일치 전위(misfit dislocation)를 포함하는 박막과, 상기 박막 상부에 형성되는 와이드 밴드갭 층과, 상기 와이드 밴드갭 층 상부에 소정의 두께로 형성되는 오믹 층과, 상기 오믹 층 상부에 형성되는 소자층과, 상기 소자층 상부에 형성되는 제1 전극과, 상기 오믹 층 상부에 형성되는 제2 전극을 포함하여 이루어짐으로써, 격자 부정합 기판에 제작하는 태양전지의 결함에 의한 영향을 회피하고, 결함 밀도가 높은 misfit dislocation 층에 캐리어가 전송되지 않으므로 양자 효율 감소가 일어나지 않아 효율이 개선된다는 효과가 있다.
-
公开(公告)号：KR1020130133983A
公开(公告)日：2013-12-10
申请号：KR1020120057159
申请日：2012-05-30
Applicant: (재)한국나노기술원
IPC: H01L31/02 , H01L31/042 , H01L31/06 , H01L33/02
CPC classification number: Y02E10/50 , H01L31/02 , H01L31/042 , H01L31/06 , H01L33/02
Abstract: The present invention relates to an optical device manufacturing method when a buffer for any of the substrates is used, the lattice defects are formed on a region where it forms a tunnel diode device degradation caused by the lattice defects gets minimized, and more particularly, the optical substrate of the present invention is formed on the substrate, and it comprises the substrate and a lattice mismatch between the lattices and a misfit dislocation, a tunnel diode which is formed on the upper part of the thin file of the tunnel including the misfit dislocation of the lattice wherein a certain region of the lattice mismatch can operate only by the resistance, a tunnel diode layer formed on the upper part of the tunnel diode, the lower electrode formed on the lower part of the substrate, and a upper electrode formed on the device layer. [Reference numerals] (130) Misfit dislocation defect;(160) Device layer;(AA,BB) Electrode
Abstract translation: 本发明涉及当使用任何基板的缓冲器时的光学器件制造方法，在形成由晶格缺陷引起的隧道二极管器件劣化的区域中形成晶格缺陷最小化，更具体地说， 本发明的光学基板形成在基板上，并且其包括基板和晶格之间的晶格失配和失配位错，形成在隧道的薄文件的上部的隧道二极管，包括失配位错 晶格失配的一定区域仅能够通过电阻工作的晶格，形成在隧道二极管的上部的隧道二极管层，形成在衬底的下部的下电极和形成在衬底的上部的上电极 设备层。 （附图标记）（130）不匹配位错缺陷;（160）装置层;（AA，BB）电极
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.023 seconds)
