-
公开(公告)号：KR1020110078326A
公开(公告)日：2011-07-07
申请号：KR1020090135106
申请日：2009-12-31
Applicant: 삼성전자주식회사
IPC: H01L21/31
CPC classification number: H01L21/28194 , C23C16/403 , C23C16/45525 , C23C16/56 , H01L21/02178 , H01L21/0228 , H01L21/28273 , H01L21/28282 , H01L27/10852 , H01L27/11551 , H01L27/11556 , H01L27/11578 , H01L27/11582 , H01L28/40 , H01L29/78
Abstract: PURPOSE: A method of forming a dielectric layer comprised of an aluminum oxide and manufacturing a semiconductor device using the same are provided to manufacture a high performance semiconductor device by improving a leakage current property and a band gap property. CONSTITUTION: In a method of forming a dielectric layer comprised of an aluminum oxide and manufacturing a semiconductor device using the same, an aluminum source gas is absorbed on a substrate within a chamber. A purge gas is supplied to the chamber and the aluminum source gas absorbed on the substrates. An oxygen sauce gas is supplied within the chamber and the aluminum oxide film is formed in the substrates. The purge gas is supplied to the chamber and the reaction residue and residue gas absorbed on the substrates are purged.
Abstract translation: 目的：提供一种形成由氧化铝构成的介电层并制造其使用该半导体器件的方法，以通过提高漏电流特性和带隙特性来制造高性能半导体器件。 构成：在形成由氧化铝构成的电介质层的方法中，制造使用其的半导体器件的方法中，铝源气体被吸收在室内的衬底上。 向腔室供给净化气体，吸收在基板上的铝源气体。 在室内供给氧气调节气体，在基板上形成氧化铝膜。 将净化气体供应到室中，并且清除在基板上吸收的反应残余物和残余气体。
-
公开(公告)号：KR1020100100550A
公开(公告)日：2010-09-15
申请号：KR1020090025989
申请日：2009-03-26
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L27/11568 , H01L21/02145 , H01L21/022 , H01L21/0228 , H01L21/28282 , H01L21/3141 , H01L27/11521 , H01L21/28273
Abstract: PURPOSE: A method for manufacturing a memory device is provided to prevent the leakage current of a blocking dielectric film by suppressing the interfacial reaction of an silicon oxide in a first dielectric film and an aluminum oxide in a third dielectric film. CONSTITUTION: A tunnel dielectric film(110) is formed on a substrate(10). An electric charge trapping film(120) is formed on the tunnel dielectric film. A blocking dielectric film(130) is formed on the electric charge trapping film. A first dielectric film(131) including a silicon oxide is formed on the electric charge trapping film. A second dielectric film(133) including an aluminum silicate is formed on the first dielectric film. A third dielectric layer(135) including an aluminum oxide is formed on the second dielectric film.
Abstract translation: 目的：提供一种用于制造存储器件的方法，通过抑制第三绝缘膜中的第一电介质膜和氧化铝中的氧化硅的界面反应来防止阻挡电介质膜的漏电流。 构成：在衬底（10）上形成隧道电介质膜（110）。 在隧道电介质膜上形成电荷捕获膜（120）。 在电荷捕获膜上形成阻挡电介质膜（130）。 在电荷捕获膜上形成包括氧化硅的第一电介质膜（131）。 在第一电介质膜上形成包括硅酸铝的第二电介质膜（133）。 在第二电介质膜上形成包括氧化铝的第三电介质层（135）。
-
公开(公告)号：KR1020090042159A
公开(公告)日：2009-04-29
申请号：KR1020080102110
申请日：2008-10-17
Applicant: 삼성전자주식회사 , 도쿄엘렉트론가부시키가이샤
IPC: H01L21/205
Abstract: An apparatus and a method for manufacturing a semiconductor device are provided to obtain an alumina film having thickness uniformity by supplying a raw material gas and an oxidation gas to each wafer with each gas injector. An opening part(21) formed in a bottom part of a reaction vessel(2) is integrally formed with a flange(22). A wafer boat(25) includes four support pillars(26). A first gas injector(31) and a second gas injector(34) are installed inside the reaction vessel. The first gas injector supplies a processing gas. The second gas injector supplies an oxidation gas and an inert gas. The first gas injector is connected to a raw material gas supply path(32) and a raw material supply source(33) in a top side. The second gas injector is branched to two, and is connected to an oxidation gas supply path(35) and an inert gas supply path(39) in a top side.
Abstract translation: 提供一种用于制造半导体器件的装置和方法，以通过每个气体注射器向每个晶片供应原料气体和氧化气体来获得具有厚度均匀性的氧化铝膜。 形成在反应容器（2）的底部的开口部（21）与凸缘（22）一体形成。 晶片舟（25）包括四个支撑柱（26）。 第一气体喷射器（31）和第二气体喷射器（34）安装在反应容器的内部。 第一个气体注入器供应处理气体。 第二气体喷射器供应氧化气体和惰性气体。 第一气体喷射器与顶部的原料气体供给路径（32）和原料供给源（33）连接。 第二气体喷射器分支为两个，并且连接到顶部的氧化气体供给路径（35）和惰性气体供给路径（39）。
-
公开(公告)号：KR1020090037120A
公开(公告)日：2009-04-15
申请号：KR1020070102584
申请日：2007-10-11
Applicant: 삼성전자주식회사
IPC: H01L21/8247 , H01L27/115 , B82Y10/00
CPC classification number: H01L29/42332 , H01L21/28273 , H01L21/28282 , H01L29/42348 , B82Y10/00 , H01L29/517
Abstract: A nonvolatile memory device and a manufacturing method thereof are provided to obtain an excellent thermal stability in a following high temperature process by using a lanthanum aluminum oxide film as a blocking insulating film. A cell of a nonvolatile memory device(100A) includes a gate stack(30A) of a multi-layer film structure. The gate stack of the multi-layer film structure is laminated on a top part of a semiconductor substrate(10) having a channel region. A source/drain region(20) separated by the gate stack is arranged in both ends of the channel region. The source/drain region is formed by performing an annealing process and an N-type dopant injection process. The gate stack includes a tunnel insulating film(31) and a blocking insulating film(33). The tunnel insulating film is positioned between the channel region and a charge storage layer(32). The blocking insulating film is positioned between the charge storage layer and a control gate(34).
Abstract translation: 提供一种非易失性存储器件及其制造方法，通过使用氧化镧铝作为阻挡绝缘膜，在随后的高温工艺中获得优异的热稳定性。 非易失性存储器件（100A）的单元包括多层膜结构的栅叠层（30A）。 多层膜结构的栅叠层叠在具有沟道区的半导体衬底（10）的顶部上。 由栅极堆叠分离的源极/漏极区域（20）布置在沟道区域的两端。 通过进行退火处理和N型掺杂剂注入工艺来形成源极/漏极区域。 栅极堆叠包括隧道绝缘膜（31）和阻挡绝缘膜（33）。 隧道绝缘膜位于沟道区域和电荷存储层之间。 阻挡绝缘膜位于电荷存储层和控制栅极（34）之间。
-
公开(公告)号：KR100814418B1
公开(公告)日：2008-03-18
申请号：KR1020060099212
申请日：2006-10-12
Applicant: 삼성전자주식회사
IPC: H01L27/115 , H01L21/8247
CPC classification number: H01L27/115 , H01L27/11521 , H01L21/28273
Abstract: A method for fabricating an NVM(non-volatile memory) device is provided to reduce a leakage current through upper, intermediate and lower dielectric layers by sufficiently densifying the upper, intermediate and lower dielectric layers by a heat treatment performed at a high temperature. A tunnel insulation layer is formed on a substrate(100). A conductive pattern is formed on the tunnel insulation layer. A lower dielectric layer is formed on the conductive pattern. A first heat treatment is performed to densify the lower dielectric layer. An intermediate dielectric layer having a lower energy band gap than that of the lower dielectric layer is formed on the firstly heat-treated lower dielectric layer. An upper dielectric layer including the same material as the lower dielectric layer is formed on the intermediate dielectric layer. A second heat treatment is performed to densify the intermediate dielectric layer and the upper dielectric layer. A conductive layer is formed on the secondly heat-treated upper dielectric layer. The lower dielectric layer can include a first metal oxide, and the intermediate dielectric layer can include a second metal oxide having a higher dielectric constant than that of the first metal oxide.
Abstract translation: 提供了一种用于制造NVM（非易失性存储器）器件的方法，通过在高温下进行的热处理来充分致密化上，中，下介电层，以减少通过上，中，下介电层的漏电流。 在基板（100）上形成隧道绝缘层。 导电图案形成在隧道绝缘层上。 在导电图案上形成下介电层。 执行第一热处理以致密化下介电层。 在第一热处理的下介电层上形成具有比下介电层的能带隙低的中间介电层。 在中介电介质层上形成包含与下介电层相同材料的上电介质层。 进行第二次热处理以使中间介电层和上介电层致密。 在第二热处理的上电介质层上形成导电层。 下介电层可以包括第一金属氧化物，并且中间介电层可以包括具有比第一金属氧化物更高的介电常数的第二金属氧化物。
-
Patent Agency Ranking
公开(公告)号：KR100750558B1
公开(公告)日：2007-08-20
申请号：KR1020040117785
申请日：2004-12-31
Applicant: 삼성전자주식회사
IPC: H01L21/8242 , H01L27/04 , H01L21/31 , H01L21/28
Abstract: 반도체 장치의 커패시터 형성 방법에서, 기판 상에 하부 전극을 형성한 후, 상기 하부 전극 상에 표면 모폴로지를 개선하기 위한 제1 박막과 상기 제1 박막보다 얇은 등가 산화막 두께를 유지하면서 상기 제1 박막보다 높은 유전율을 제공하기 위한 제2 박막으로 이루어지는 유전막을 형성하고, 상기 유전막 상에 상부 전극을 형성한다. 따라서, 표면 모폴로지가 양호하면서도 높은 유전율과 얇은 등가 산화막 두께를 갖는 유전막을 포함하는 반도체 장치의 커패시터를 용이하게 제조할 수 있다.
-
-
公开(公告)号：KR100653690B1
公开(公告)日：2006-12-04
申请号：KR1020040048564
申请日：2004-06-25
Applicant: 삼성전자주식회사
IPC: H01L27/115
Abstract: 플래시 메모리 소자 및 그의 제조 방법을 개시한다. 상기 플래시 메모리 소자는 활성 영역들을 갖는 반도체 기판을 구비한다. 상기 반도체 기판 상에 상기 활성 영역들을 가로지르도록 배치되는 부유 게이트 패턴, 게이트 층간 유전막 및 제어 게이트 패턴으로 이루어지는 게이트 패턴들을 포함하되, 상기 게이트 층간 유전막은 알루미늄 산화막 및 하프늄 산화막의 조합으로 이루어진다.
유전 상수, 누설전류, 이중, 에너지 밴드갭Abstract translation: 公开了一种闪存器件及其制造方法。 闪存器件包括具有有源区的半导体衬底。 栅极介电层和控制栅极图案，所述控制栅极图案设置在所述半导体衬底上以与所述有源区交叉，其中所述栅极介电层包括氧化铝层和氧化铪层的组合。
-
公开(公告)号：KR100593645B1
公开(公告)日：2006-06-28
申请号：KR1020040086419
申请日：2004-10-28
Applicant: 삼성전자주식회사
IPC: H01L21/8247
CPC classification number: H01L21/0228 , H01L21/02189 , H01L21/28273 , H01L21/3141 , H01L21/31641 , H01L27/11521
Abstract: 플래시 메모리 장치에 있어서, 기판 상에 터널 산화막 패턴을 형성한 후, 상기 터널 산화막 패턴 상에 플로팅 게이트를 형성한다. 그리고, 지르코늄을 포함하는 금속 전구체 및 산화제를 사용한 원자층 적층에 의해 상기 플로팅 게이트 상에 지르코늄 산화물로 이루어지는 제1 박막 패턴을 유전막 패턴으로 형성한다. 이어서, 상기 유전막 패턴 상에 콘트롤 게이트를 형성한다. 특히, 지르코늄 산화물로 유전막 패턴을 형성하기 때문에 등가 산화막 두께가 충분하게 낮출 수 있다. 따라서, 플래시 메모리 장치의 커플링 비가 향상된다.
-
公开(公告)号：KR100589040B1
公开(公告)日：2006-06-14
申请号：KR1020040061646
申请日：2004-08-05
Applicant: 삼성전자주식회사
IPC: H01L27/108
CPC classification number: H01L21/02192 , C23C16/40 , H01G4/105 , H01G4/1272 , H01G4/33 , H01L21/02205 , H01L21/02271 , H01L21/0228 , H01L21/3141 , H01L21/31604 , H01L23/5223 , H01L27/11502 , H01L27/11507 , H01L28/55 , H01L2924/0002 , H01L2924/00
Abstract: 상온에서 액체 상태인 유기 란탈륨 전구체를 이용한 막 형성 방법 및 이를 이용한 커패시터의 제조 방법에서, La(iPrCp)
3 를 금속전구체로 사용하여 원자층적층공정 또는 화학기상증착 공정을 수행하여 란탈륨 산화막 등과 같은 란탈륨을 포함하는 막을 형성한다. 상기 란탈륨 산화막을 사용하여 커패시터를 형성하는 경우, 하부구조물을 포함하는 반도체 기판 상에 하부전극을 형성한 후, 그 상부에 유전막으로서 란탈륨 산화막을 형성한다. 이어서 상기 유전막 상에 상부전극을 형성한다. 이에 따라 향상된 누설전류 특성과 우수한 유전율을 갖는 유전막을 형성할 수 있어 반도체 제조 공정의 생산성을 향상시킬 수 있다.Abstract translation: 在室温下使用液态有机镧前体的成膜方法和使用其的制造电容器的方法中，La（iPrCp）
-
-
-
-
-
-
-
-
-
Search Results
177
records
(took 0.029 seconds)
