Abstract:
본 발명은 실리콘 팁을 갖는 필드 에미션 디스플레이 소자 제조방법에 관한 것으로서, 종래기술의 열산화막을 마스킹층으로 활용하여 실리콘 식각을 수행함으로써 제조공정이 복잡하고 팁의 전자방출이 효율이 저하되며, 홈의 발생빈도가 높았던 문제점을 해결하기 위해 본 발명은 감광막 패턴을 마스킹층으로 하여 언더 컷(under-cut)형태의 단면형상 특성을 갖는 실리콘 팁을 실리콘 기판을 식각해서 얻은 후 실리콘 팁 위에와 실리콘 팁 이외의 부분에서 단차 피복성이 좋지 않은 증착 산화막을 동시에 형성시킬 때 서로 분리되어 형성됨으로써 제조공정 감축, 홈 발생빈도 감소에 따른 수율 향상, 팁의 방출효율 향상등의 효과를 얻을 수 있는 것이다.
Abstract:
four unit LCD panels(6) aligned on a glass mother board(8) in 2 x 2 matrix and connected with the glass mother board(8) by transparent adhesive(7); and a driving board for driving the four unit panel(6) independently. Each unit panel(6) has a number of pads(2) at both ends of plural gate lines(3) and a number of source lines(4) for the connection with the driving board, and a number of gate lines(3) are connected to the unit panels connected each other in column and a number of source lines(4) are connected to the unit panels connected each other in row.
Abstract:
본 발명은 새로운 구조의 시간-공간-시간 분할형 광 스위치에 관한 것으로서, 특히 광 신호 감쇄의 문제점과 고가의 공소자를 다량 사용해야 하는 경제성 문제를 극복하고, 광 시간 -공간-시간 스위치의 장점인 공간 확장성이 뛰어난 새로운 구조의 TST 분할형 광 스위치를 제공하기 위하여, 다수의 제1광 시간 스위칭 수단(60) ; 광 공간 스위칭 수단(70) ; 및 다수의 제2광 시간 스위칭 수단(80)을 포함하는 시간-공간-시간분할형 광 스위치에 있어서, 상기 다수의 제1광 시간 스위칭 수단(60) 각각은, N개의 링크들로 부터 광 신호들을 입력받아 공간 교환하는 제1광 스위칭 수단(61) ; 상기 제1광 스위칭 수단(61)의 각 출력단에 부가되어 상기 광 신호를 시간 지연시키는 서로 다른 정해진 길이를 갖는 N개의 제1지연 수단(62) ; 및 상기 N개의 제1지연수단(62)의 각 출력을 결합하여 상기 광 공간 스위칭 수단(70)으로 출력하는 결합 수단(63)을 포함하고, 또한 다른 실시예로 상기 다수의 제2광 시간 스위칭 수단(80) 각각은, 상기 광 공간 스위칭 수단(70)의 일 출력을 입력받아 시간 역다중화하는 제1광 스위칭 수단(81); 상기 제1광 스위칭 수단(81)의 각 출력단에 부가된 서로 다른 정해진 길이를 갖는 다수의 지연 수단(82); 및 상기 다수의 지연 수단(82)들의 출력을 입력받아 공간교환하는 제2광 스위칭 수단(83)을 포함하여 고가의 반도체 광 증폭기를 사용하지 않아도되므로 경제적이고, 광 신호의 감쇄에도 뛰어난 효과가 있다.
Abstract:
The invention relates to epoxyling of the probe card for electrical characteristic measurement of IC wafer. The end portion of a probe tip(4) connected to printed circuit board(1) of the probe card, has elastic force by epoxyling the probe tip(4). A thin metal film(5) formed on upper surface of the molded portion is electrically connected to the probe tip(4) through via hole(6). The probe card reduces delay time due to signal conversion, since the probe card has 40-50% reduced self-inductance.
Abstract:
본 발명은 간단한 구조를 갖는 대칭적 구조의 동시 광 압축 및 역압축 장치를 제공하는데 그 목적이 있으며, 동시에 양방향으로 광 분리 결합이 가능한 광 분리/결합 수단과 동시에 양방향으로 광이 지나가는 시간을 일정시간 지연시킬 수 있는 광 지연 수단을 중간에 배치하여 일정한 규칙으로 광 신호를 복제하고, 양쪽에 한쪽 방향의 광만이 통과가 가능한 광 격리수단, 그리고 광 스위치 수단과 제어 수단을 대칭적으로 배치하여 일정한 규칙의 광 신호만을 통과시키는 구조를 가짐으로써 광 신호를 동시에 압축과 역압축할 수 있다.
Abstract:
The device provides the MSK modulation/demodulation method using the BPSK. It is simple to hardware implement and doesn't require the accurate phase difference maintainenance between the signal. The device includes; (a) reverse direction differential coder (41) which processes the transmitting data; (b) a modulator which produces the MSK modulated signal by modulating the mixers (3,9) output with a sinusoidal generator (6) output and phase shifted signal; (c) a mid-frequency reproduction circuit (29) produces the sinusoidal signal which is synchronized with the mid-frequency of MSK modulated signal; and (d) low-pass filters (24,25) which process the mixer output.
Abstract:
본 발명은 높은 정송 속도(bit rate)로 다중 압축된 공 신호열을 보내는 광 전송 시스템과 광 교환기에서 다중 압축된 고속의 광 신호열을 저속의 광 신호열로 역압축하기 위한 광 역압축기(optical decompressor)에 관한 것으로, 다중 압축된 소정의 V bps의 광 신호열을 인가받아 두개의 광 신호열로 분리시키는 1×2 광 분리수단(201), 상기 1×2 광 분리수단(201)에 의해 분리된 2개의 광 신호열 중 한개의 광 신호열만을 지연시키는 광 지연수단(203), 상기 1×2 광 분리수단(201)에 의해 분리된 2개의 신호중 한개의 광 신호열과 상기 광 지연수단(203)을 거친 다른 하나의 광 신호열을 다시 합치는 2×1 광 결합수단(202), 상기 2×1 광 결합수단(202)에 의해 합쳐진 광 신호열을 입력받아 온/오프 변조시키는 광 스위칭 수단(204), 상기 광 스위칭 수단(204)에 의해 상기 광 결합수단(20 2)으로 부터의 광 신호열을 받아들여 주파수 V/2Hz의 대칭 구형 펄스를 발생하여 상기 광 스위칭 수단(204)의 온/오프 변조에 의해 초기 전송속도가 1/2로 감속된 광 신호열이 출력되도록 하는 대칭 구형 펄스 발생수단(205)을 구비한 것을 특징으로 한다.
Abstract:
본 발명은 디지틀 변복조방식중 MSK의 변조파형의 특성을 이용하여 BFSK방식으로 MSK변조 신호를 복원해낼 수 있는 MSK의 수신 및 데이터의 차분 부호화(differential encoding)를 수행하는 MSK의 변복조 장치에 관한 것이다. 본 발명은, 차분 부호화시에 발생하는 성능 저하를 방지하기 위해 송신단에서 전송하고자 하는 데이터를 MSK 변조하기 전에 역방향 차분 부호화하고난 후에 MSK변조함으로서 이 신호를 BFSK 복조 방식으로 복조하여 원래 전송하고자 하는 데이터를 얻게한 변복조 장치를 제공한다.
Abstract:
The device includes a decoding logic mean (40) having chip select pairs (CS1, bar CS1 - CSn, bar CSn) connected to outer input taps selectively to select the single chip corresponding to the logical combination of the extended address. The decoding logic means comprises a number of inner logic means (30-1 - 30-N) which number is same to the selected chips, and an AND gate multiplying the outputs of the inner logic means logicaly.