필드 에미션 디스플레이 소자 제조방법
    41.
    发明公开
    필드 에미션 디스플레이 소자 제조방법 失效
    场发射显示器件制造方法

    公开(公告)号:KR1019970030935A

    公开(公告)日:1997-06-26

    申请号:KR1019950042597

    申请日:1995-11-21

    Abstract: 본 발명은 실리콘 팁을 갖는 필드 에미션 디스플레이 소자 제조방법에 관한 것으로서, 종래기술의 열산화막을 마스킹층으로 활용하여 실리콘 식각을 수행함으로써 제조공정이 복잡하고 팁의 전자방출이 효율이 저하되며, 홈의 발생빈도가 높았던 문제점을 해결하기 위해 본 발명은 감광막 패턴을 마스킹층으로 하여 언더 컷(under-cut)형태의 단면형상 특성을 갖는 실리콘 팁을 실리콘 기판을 식각해서 얻은 후 실리콘 팁 위에와 실리콘 팁 이외의 부분에서 단차 피복성이 좋지 않은 증착 산화막을 동시에 형성시킬 때 서로 분리되어 형성됨으로써 제조공정 감축, 홈 발생빈도 감소에 따른 수율 향상, 팁의 방출효율 향상등의 효과를 얻을 수 있는 것이다.

    대면적 액정 디스플레이 및 그 제조방법
    42.
    发明授权
    대면적 액정 디스플레이 및 그 제조방법 失效
    宽尺寸液晶显示及其制作方法

    公开(公告)号:KR1019960014645B1

    公开(公告)日:1996-10-19

    申请号:KR1019930006345

    申请日:1993-04-15

    Abstract: four unit LCD panels(6) aligned on a glass mother board(8) in 2 x 2 matrix and connected with the glass mother board(8) by transparent adhesive(7); and a driving board for driving the four unit panel(6) independently. Each unit panel(6) has a number of pads(2) at both ends of plural gate lines(3) and a number of source lines(4) for the connection with the driving board, and a number of gate lines(3) are connected to the unit panels connected each other in column and a number of source lines(4) are connected to the unit panels connected each other in row.

    Abstract translation: 四个单元LCD面板(6)以2×2矩阵对准在玻璃母板(8)上,并通过透明粘合剂(7)与玻璃母板(8)连接; 以及用于独立地驱动四个单元面板(6)的驱动板。 每个单元面板(6)在多个栅极线(3)的两端具有多个焊盘(2)和用于与驱动板连接的多个源极线(4),以及多个栅极线(3) 连接到以列为单位彼此连接的单元面板,并且多个源极线(4)连接到排成一行的单元面板。

    시간-공간-시간 분할형 광 스위치
    43.
    发明公开
    시간-공간-시간 분할형 광 스위치 失效
    时空时分光开关

    公开(公告)号:KR1019960016619A

    公开(公告)日:1996-05-22

    申请号:KR1019940025477

    申请日:1994-10-05

    Inventor: 김기홍 원용협

    Abstract: 본 발명은 새로운 구조의 시간-공간-시간 분할형 광 스위치에 관한 것으로서, 특히 광 신호 감쇄의 문제점과 고가의 공소자를 다량 사용해야 하는 경제성 문제를 극복하고, 광 시간 -공간-시간 스위치의 장점인 공간 확장성이 뛰어난 새로운 구조의 TST 분할형 광 스위치를 제공하기 위하여, 다수의 제1광 시간 스위칭 수단(60) ; 광 공간 스위칭 수단(70) ; 및 다수의 제2광 시간 스위칭 수단(80)을 포함하는 시간-공간-시간분할형 광 스위치에 있어서, 상기 다수의 제1광 시간 스위칭 수단(60) 각각은, N개의 링크들로 부터 광 신호들을 입력받아 공간 교환하는 제1광 스위칭 수단(61) ; 상기 제1광 스위칭 수단(61)의 각 출력단에 부가되어 상기 광 신호를 시간 지연시키는 서로 다른 정해진 길이를 갖는 N개의 제1지연 수단(62) ; 및 상기 N개의 제1지연수단(62)의 각 출력을 결합하여 상기 광 공간 스위칭 수단(70)으로 출력하는 결합 수단(63)을 포함하고, 또한 다른 실시예로 상기 다수의 제2광 시간 스위칭 수단(80) 각각은, 상기 광 공간 스위칭 수단(70)의 일 출력을 입력받아 시간 역다중화하는 제1광 스위칭 수단(81); 상기 제1광 스위칭 수단(81)의 각 출력단에 부가된 서로 다른 정해진 길이를 갖는 다수의 지연 수단(82); 및 상기 다수의 지연 수단(82)들의 출력을 입력받아 공간교환하는 제2광 스위칭 수단(83)을 포함하여 고가의 반도체 광 증폭기를 사용하지 않아도되므로 경제적이고, 광 신호의 감쇄에도 뛰어난 효과가 있다.

    고주파 프로우브 카드용 에폭시링
    44.
    发明授权
    고주파 프로우브 카드용 에폭시링 失效
    用于高频探测卡的环氧树脂环

    公开(公告)号:KR1019960005096B1

    公开(公告)日:1996-04-20

    申请号:KR1019920024999

    申请日:1992-12-22

    Abstract: The invention relates to epoxyling of the probe card for electrical characteristic measurement of IC wafer. The end portion of a probe tip(4) connected to printed circuit board(1) of the probe card, has elastic force by epoxyling the probe tip(4). A thin metal film(5) formed on upper surface of the molded portion is electrically connected to the probe tip(4) through via hole(6). The probe card reduces delay time due to signal conversion, since the probe card has 40-50% reduced self-inductance.

    Abstract translation: 本发明涉及用于IC晶片的电特性测量的探针卡的环氧化。 连接到探针卡的印刷电路板(1)的探针尖端(4)的端部通过环氧化探针尖端(4)而具有弹性力。 形成在模制部分的上表面上的薄金属薄膜(5)通过通孔(6)与探针头(4)电连接。 探针卡由于信号转换而减少了延迟时间,因为探针卡的自感降低了40-50%。

    동시 광 압축/역압축장치
    46.
    发明公开

    公开(公告)号:KR1019950023182A

    公开(公告)日:1995-07-28

    申请号:KR1019930026431

    申请日:1993-12-03

    Abstract: 본 발명은 간단한 구조를 갖는 대칭적 구조의 동시 광 압축 및 역압축 장치를 제공하는데 그 목적이 있으며, 동시에 양방향으로 광 분리 결합이 가능한 광 분리/결합 수단과 동시에 양방향으로 광이 지나가는 시간을 일정시간 지연시킬 수 있는 광 지연 수단을 중간에 배치하여 일정한 규칙으로 광 신호를 복제하고, 양쪽에 한쪽 방향의 광만이 통과가 가능한 광 격리수단, 그리고 광 스위치 수단과 제어 수단을 대칭적으로 배치하여 일정한 규칙의 광 신호만을 통과시키는 구조를 가짐으로써 광 신호를 동시에 압축과 역압축할 수 있다.

    비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치
    47.
    发明授权
    비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치 失效
    使用BFSK解调方法的最小移位键控调制器和解调器

    公开(公告)号:KR1019950003667B1

    公开(公告)日:1995-04-17

    申请号:KR1019920026087

    申请日:1992-12-29

    Abstract: The device provides the MSK modulation/demodulation method using the BPSK. It is simple to hardware implement and doesn't require the accurate phase difference maintainenance between the signal. The device includes; (a) reverse direction differential coder (41) which processes the transmitting data; (b) a modulator which produces the MSK modulated signal by modulating the mixers (3,9) output with a sinusoidal generator (6) output and phase shifted signal; (c) a mid-frequency reproduction circuit (29) produces the sinusoidal signal which is synchronized with the mid-frequency of MSK modulated signal; and (d) low-pass filters (24,25) which process the mixer output.

    Abstract translation: 该器件使用BPSK提供MSK调制/解调方法。 硬件实现简单,不需要信号之间精确的相位差维护。 设备包括 (a)处理发送数据的反向差分编码器(41); (b)通过调制用正弦发生器(6)输出和相移信号输出的混频器(3,9)产生MSK调制信号的调制器; (c)中频再现电路(29)产生与MSK调制信号的中频同步的正弦信号; 和(d)处理混频器输出的低通滤波器(24,25)。

    광 역압축기
    48.
    发明公开

    公开(公告)号:KR1019950003858A

    公开(公告)日:1995-02-17

    申请号:KR1019930012779

    申请日:1993-07-07

    Abstract: 본 발명은 높은 정송 속도(bit rate)로 다중 압축된 공 신호열을 보내는 광 전송 시스템과 광 교환기에서 다중 압축된 고속의 광 신호열을 저속의 광 신호열로 역압축하기 위한 광 역압축기(optical decompressor)에 관한 것으로, 다중 압축된 소정의 V bps의 광 신호열을 인가받아 두개의 광 신호열로 분리시키는 1×2 광 분리수단(201), 상기 1×2 광 분리수단(201)에 의해 분리된 2개의 광 신호열 중 한개의 광 신호열만을 지연시키는 광 지연수단(203), 상기 1×2 광 분리수단(201)에 의해 분리된 2개의 신호중 한개의 광 신호열과 상기 광 지연수단(203)을 거친 다른 하나의 광 신호열을 다시 합치는 2×1 광 결합수단(202), 상기 2×1 광 결합수단(202)에 의해 합쳐진 광 신호열을 입력받아 온/오프 변조시키는 광 스위칭 수단(204), 상기 광 스위칭 수단(204)에 의해 상기 광 결합수단(20 2)으로 부터의 광 신호열을 받아들여 주파수 V/2Hz의 대칭 구형 펄스를 발생하여 상기 광 스위칭 수단(204)의 온/오프 변조에 의해 초기 전송속도가 1/2로 감속된 광 신호열이 출력되도록 하는 대칭 구형 펄스 발생수단(205)을 구비한 것을 특징으로 한다.

    칩선택 단자쌍(chip select pair)을 구비한 반도체장치
    50.
    发明授权
    칩선택 단자쌍(chip select pair)을 구비한 반도체장치 失效
    带芯片选择对的半导体器件

    公开(公告)号:KR1019930009704B1

    公开(公告)日:1993-10-08

    申请号:KR1019910015639

    申请日:1991-09-07

    CPC classification number: G11C8/12

    Abstract: The device includes a decoding logic mean (40) having chip select pairs (CS1, bar CS1 - CSn, bar CSn) connected to outer input taps selectively to select the single chip corresponding to the logical combination of the extended address. The decoding logic means comprises a number of inner logic means (30-1 - 30-N) which number is same to the selected chips, and an AND gate multiplying the outputs of the inner logic means logicaly.

    Abstract translation: 该装置包括有选择性地连接到外部输入抽头的选择对选择对应于扩展地址的逻辑组合的单个芯片的片选对(CS1,条CS1-CSn,条CSn)的解码逻辑平均值(40)。 解码逻辑装置包括多个与选择的芯片相同数量的内部逻辑装置(30-1-30-N),以及将内部逻辑装置的输出逻辑运算的AND门相乘。

Patent Agency Ranking