公开(公告)号：KR100421417B1

公开(公告)日：2004-03-09

申请号：KR1020010065150

申请日：2001-10-22

Applicant: 한국전자통신연구원 ,  브이케이 주식회사

Inventor： 유현규 ,  이상국 ,  박문양 ,  김성도 ,  윤용식 ,  한선호 ,  김남수 ,  오영훈

IPC: H03F1/42

Abstract: PURPOSE: A broadband high gain amplification circuit is provided to maintain a high gain and a bandwidth even though an input frequency is increased. CONSTITUTION: An amplification part(100) amplifies an input signal. An impedance control part(200) constitutes a current mirror by receiving a constant voltage(Vb1), and improves a gain of the amplification part by increasing an output impedance of the amplification part at a half power frequency where the gain of the amplification becomes a half of its peak value. The impedance control part includes an inductor(210) connected to a power supply, and a PMOS(220) having a gate connected to the constant voltage and being connected to the inductor, and a resistor(230) connected between one side of the PMOS and another side of the inductor and connected to another side of the PMOS.

Abstract translation: 目的：提供宽带高增益放大电路以保持高增益和带宽，即使输入频率增加。 构成：放大部分（100）放大输入信号。 通过接收恒定电压（Vb1），阻抗控制部（200）构成电流反射镜，并且通过在放大部的增益变为α的半功率频率处增大放大部的输出阻抗来提高放大部的增益 其峰值的一半。 阻抗控制部分包括连接到电源的电感器（210）和具有连接到恒定电压的栅极并连接到电感器的PMOS（220），以及连接在PMOS的一侧之间的电阻器（230） 并且电感器的另一侧连接到PMOS的另一侧。

公开(公告)号：KR100413182B1

公开(公告)日：2003-12-31

申请号：KR1020010075186

申请日：2001-11-30

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  이상국 ,  한선호 ,  윤용식 ,  박문양 ,  김성도 ,  김남수

IPC: H03F3/45

CPC classification number: H03G1/007 ,  H03F3/45179 ,  H03F2203/45492 ,  H03G1/0023

Abstract: An automatically gain controllable linear differential amplifier using a variable degeneration resistor is disclosed. The linear differential amplifier includes an input end, a bias current source, a load unit, a first MOS transistor and a second MOS transistor. The linear differential amplifiers of the present invention can control an amplifying gain according to an input signal and improve linearity IIP3 without needing additional power consumption caused by improving the linearity The automatically gain controllable linear differential amplifier uses NMOS/PMOS transistor so an integration process of the amplifier can be implemented more conveniently and efficiently.

Abstract translation: 公开了一种使用可变负反馈电阻的自动增益可控的线性差分放大器。 线性差分放大器包括输入端，偏置电流源，负载单元，第一MOS晶体管和第二MOS晶体管。 本发明的线性差分放大器可以根据输入信号控制放大增益并且改善线性度IIP3，而不需要由增加线性度引起的额外功耗。自动增益可控的线性差分放大器使用NMOS / PMOS晶体管， 放大器可以更加方便和高效地实现。

公开(公告)号：KR1020030044444A

公开(公告)日：2003-06-09

申请号：KR1020010075186

申请日：2001-11-30

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  이상국 ,  한선호 ,  윤용식 ,  박문양 ,  김성도 ,  김남수

IPC: H03F3/45

CPC classification number: H03G1/007 ,  H03F3/45179 ,  H03F2203/45492 ,  H03G1/0023

Abstract: PURPOSE: A differential linear amplifier is provided to improve the linearity(IIP3) viewed from the input side by controlling the gain of the amplification in response to the input signal applied to the differential amplifier as well as improve the IIP3 by utilizing a poly silicon without using the polysilicon as a resistor, thereby obtaining an excellent characteristics. CONSTITUTION: A differential linear amplifier includes an input block for receiving a positive input signal and a negative input signal, a bias current source provided on one side of the input block for supplying a bias current, a pair of load blocks(110,120) provided on the other side of the input block for supplying the different level between the output signals between the positive output terminal and the negative output terminal corresponding to the positive input signal and the negative input signal, a first MOD transistor(210) connected between the bias current source and the input block for utilizing the positive input signal as a gate input and the gain control signal as a substrate bias voltage and a second MOS transistor(220) connected between the bias current source and the input block for utilizing the negative input signal as a gate input and the gain control signal as a substrate bias voltage.

Abstract translation: 目的：提供差分线性放大器，以通过控制放大器的输入信号来响应于差分放大器的输入信号来控制从输入侧观察的线性度（IIP3），并通过利用多晶硅来改善IIP3，而不需要 使用多晶硅作为电阻器，从而获得优异的特性。 构成：差分线性放大器包括用于接收正输入信号和负输入信号的输入块，设置在用于提供偏置电流的输入块的一侧上的偏置电流源，设置在该输入块上的一对加载块（110,120） 用于在与正输入信号和负输入信号相对应的正输出端和负输出端之间的输出信号之间提供不同电平的输入块的另一侧;连接在偏置电流之间的第一MOD晶体管（210） 源极和用于利用正输入信号作为栅极输入和增益控制信号作为衬底偏置电压的输入块和连接在偏置电流源和输入块之间的第二MOS晶体管（220），以将负输入信号用作 栅极输入和增益控制信号作为衬底偏置电压。

公开(公告)号：KR1020030013191A

公开(公告)日：2003-02-14

申请号：KR1020010047547

申请日：2001-08-07

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  김천수 ,  장재홍 ,  김충기 ,  김성도 ,  박문양 ,  한선호 ,  박정우 ,  박필재 ,  황남

IPC: H01F27/25

Abstract: PURPOSE: An integrated inductor is provided to reduce a substrate loss according to a magnetic field which directs to a substrate and restrain a generation of a counter electromotive force due to an interference between adjacent metal lines. CONSTITUTION: A metal line includes the first spiral line(21) and the second spiral line(22). The second spiral line(22) is connected to the first spiral line(21) through a contact point(21a). The first spiral line(21) and the second spiral line(22) are arranged in various shapes such as a square, a circle, and a hexagon. The metal line uses a metal film which is laminated by a single layer or a multiple layer. A protective film(32) is formed on the metal line. The first interlayer dielectric(31) is formed on a silicon substrate(30). A metal film is deposited on the first interlayer dielectric(31), and is selectively etched to form the metal line having the first and second spiral lines(21,22).

Abstract translation: 目的：提供集成电感器，以根据指向衬底的磁场减少衬底损耗，并抑制由于相邻金属线之间的干扰而产生反电动势。 构成：金属线包括第一螺旋线（21）和第二螺旋线（22）。 第二螺旋线（22）通过接触点（21a）连接到第一螺旋线（21）。 第一螺旋线（21）和第二螺旋线（22）被布置成各种形状，例如正方形，圆形和六边形。 金属线使用通过单层或多层层压的金属膜。 在金属线上形成保护膜（32）。 第一层间电介质（31）形成在硅衬底（30）上。 金属膜沉积在第一层间电介质（31）上，并被选择性地蚀刻以形成具有第一和第二螺旋线（21,22）的金属线。

公开(公告)号：KR100150236B1

公开(公告)日：1998-10-15

申请号：KR1019940036370

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김성도 ,  정희범 ,  서정욱 ,  송원철 ,  이훈복

IPC: G06F15/16

Abstract: 바이트 단위의 병렬처리에서, 각각의 클럭버퍼를 통하여 클럭이 제공될 때 발생되는 클럭스큐를 개선하기 위한 클럭버퍼링회로의 구조가 개시된다.
하나의 클럭원에 연결되어 있는 특정한 하나의 클럭버퍼는 입력되는 8비트 데이타 중에서 특정한 1비트를 선택하여 이 비트와 연관된 저장소자에게만 클럭을 제공한다.
이로써, 특정한 하나의 데이타비트는 집적회로 내에서 저장소자로 랫치될 때 하나의 클럭으로 처리되므로 자동배치배선 등으로 인한 클럭스큐를 줄일 수 있다.

公开(公告)号：KR1019980050167A

公开(公告)日：1998-09-15

申请号：KR1019960068946

申请日：1996-12-20

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정희범 ,  김성도 ,  송원철

IPC: H03L7/00

Abstract: 본 발명은 동기식 회로 시스템으로 입력되는 비동기 리셋(reset) 신호를 시스템 클럭으로 동기화시키고 동기화된 리셋 신호로 시스템을 정확히 초기화시키기 위하여, 동기화된 리셋 신호가 천이하는 부근에서 클럭신호가 존재하지 않도록 구성한, 클럭신호 조절기를 가진 비동기 리셋 신호 동기장치에 관한 것이다. 본 발명에 따른 비동기 리셋 신호 동기장치는, 외부로부터 시스템을 리셋시켜 주기 위한 비동기성의 리셋 신호인 RESET 신호를 입력으로 하고 외부로부터 시스템을 동작시키기 위한 클럭신호인 CLK를 입력으로 하는 제 1 D-형 플립플롭(1), 제 1 인버터(8), 제 2 인버터(9), 제 2 D-형 플립플롭(2), 제 3 인버터(10), 제 3 D-형 플립플롭(3), 제 4 D-형 플립플롭(4), 제 5 D-형 플립플롭(5), 2-입력 배타적 NOR 게이트(6) 및 2-입력 AND 게이트(7)로 이루어져, 상기 RESET 신호로부터 CLK에 동기된 리셋신호인 RESET_I를 생성시키고, RESET_I의 천이점 전후의 임의의 구간에서만 발진이 억제된 클럭신호인 CLK_I를 생성하도록 구성된 것을 특징으로 한다. 본 발명에 따른 비동기 리셋 신호 동기장치는, RESET_I의 천이점 전후의 임의의 구간만을 CLI_I의 발진을 억제시켜 주고, 글리치가 없는 CLK_I를 제공하여 주므로, 정확하고 안정된 시스템 초기화 장치로 사용될 수 있을 뿐 아니라, 반도체 집적회로 설계에 있어서 시뮬레이션시 초기화 작업을 매우 용이하게 수행할 수가 있다.

公开(公告)号：KR1019970049595A

公开(公告)日：1997-07-29

申请号：KR1019950052679

申请日：1995-12-20

Applicant: 한국전자통신연구원

Inventor： 김성도

IPC: G06F12/08 ,  G06F5/06

Abstract: 본 발명은 선입선출(FIFO) 구조에서의 유효깊이 계산장치에 관한 것으로, 읽기 위치 정보와 쓰기 위치 정보를 입력하고 주 클럭으로 동기시키는 리타이밍부의 출력을 입력하여 두 포인터의 차이를 계산하는 깊이계산기; 상기 깊이계산기에 연결되고 그 출력을 제어신호에 따라 선택하여 3단 쉬프트 레지스터로 저장하는 레지스터부; 상기 레지스터부와 연결되어 3단의 각 레지스터에 저장된 값의 차이를 계산하고 각 레지스터의 값이 허용된 범위를 벗어나 증감된 경우 이를 검출하여 경보를 출력하는 오류검출기; 및 상기 깊이계산기와 상기 레지스터부의 출력을 입력하여 계산된 깊이가 연속성을 유지하도록 상황에 맞게 보정하고 다시 상기 레지스터부로 출력하는 깊이 보정기로 구성된 것을 특징으로하여, FIFO 구조에서 유효깊이를 계산하는 과정에서 상호 비동기적인 신호를 처리할 때 발생될 수 있는 오류를 방지할 수 있는 효과가 있다.

公开(公告)号：KR1019930015341A

公开(公告)日：1993-07-24

申请号：KR1019910024253

申请日：1991-12-24

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 심회천 ,  송원철 ,  김성도

IPC: H03K19/00

Abstract: 본 발명은 매우 빠른 동작을 요구하는 컴퓨터나 통신기기에 사용되는 ECL(Emitter Coupled Logic) 논리회로에 관한 것으로서, 특히 빠른시간에 신호를 전달하여 신호전달 시간을 단축하기 위한 능동부하를 사용한 ECL 논리회로를 제공해주므로써 기존의 방법보다 스위칭 속도를 개선시켜 주는 효과가 있다.

公开(公告)号：KR101378299B1

公开(公告)日：2014-03-27

申请号：KR1020100038681

申请日：2010-04-26

Applicant: 한국전자통신연구원

Inventor： 이자열 ,  한선호 ,  유현규 ,  김성도

IPC: H03L7/093 ,  H03L7/08 ,  H03M1/10

Abstract: 본 발명은 감소된 전력 소모량 및 잡음과 간단한 구조를 가질 수 있는 완전디지털 위상고정루프에 관한 것으로, 주파수 설정 워드값과 디지털 제어 발진기(Digital Controlled Oscillator, DCO) 클럭의 위상을 누산하고 기준 클럭과 리타임드클럭간의 미세위상차를 검출하는 위상 카운터; 상기 기준 클럭과 상기 리타임드클럭간의 미세위상차에 따라 상기 주파수 설정 워드와 상기 디지털 제어 발진기 클럭의 위상차를 보상하여 디지털 위상 에러값을 검출하는 위상 검출기; 상기 디지털 위상 에러값을 필터링하고 위상 고정 루프 동작 특성을 제어하는 디지털 루프 필터; 상기 디지털 루프 필터의 출력이 일정해지는 시점을 검출하여 락 지시신호를 발생하는 락 검출기; 상기 락 지시신호에 따라 동작 모드를 전환하면서, 상기 디지털 루프 필터의 출력에 따라 상기 디지털 제어 발진기 클럭의 주파수가 가변되는 디지털 제어 발진기; 및 상기 디지털 제어 발진기 클럭을 낮은 주파수로 리타임드한 상기 리타임드클럭을 발생하는 리타임드클럭 생성기를 포함할 수 있다.

公开(公告)号：KR101231739B1

公开(公告)日：2013-02-08

申请号：KR1020090027316

申请日：2009-03-31

Applicant: 한국전자통신연구원

Inventor： 김성도 ,  이자열 ,  심재훈 ,  유현규

IPC: H03D7/16 ,  H03D7/18

Abstract: 본 발명은 선택적 주파수 위상변환기를 이용한 간섭신호 제거장치 및 방법에 관한 것이다. 본 발명에 의한 선택적 주파수 위상변환기를 이용한 간섭신호 제거장치는, 수신된 RF신호의 위상을 변환하여 서로 180도의 위상차가 나는 제1신호와 제2 신호로 차동출력하는 제1위상변환기; 상기 제1신호를 입력받아 특정 주파수 대역의 신호의 위상을 선택적으로 변환시키는 제2위상변환기; 상기 제2신호를 입력받아 특정 주파수 대역의 신호의 위상을 선택적으로 변환시키는 제3위상변환기; 상기 제2위상변환기의 출력과 상기 제3위상변환기의 출력 사이의 신호 지연시간을 보정하는 타이밍제어기; 및 상기 선택적으로 주파수 위상변환되고, 지연시간이 보정된 두 신호를 더하는 덧셈기를 포함하며, 상기 제2 및 제3위상변환기는 특정 주파수 대역의 신호의 위상이 서로 180도 위상차이가 나지 않도록 제1 및 제2신호를 각각 위상변환하는 것을 특징으로 한다.
선택적 주파수 위상변환기, 간섭신호, 차동출력