-
公开(公告)号:CN100401491C
公开(公告)日:2008-07-09
申请号:CN200480012570.7
申请日:2004-05-06
Applicant: 优利讯美国有限公司
IPC: H01L21/66 , H01L21/3065 , H01J37/32
CPC classification number: H01J37/32935 , B81C1/00587 , B81C2201/0132 , H01J37/32963 , H01L21/30655
Abstract: 本发明提供一种用于在交替循环蚀刻处理或时分复用处理期间确立终点的方法和设备。把衬底放置在一个等离子体室中并进行具有一个蚀刻步骤和一个淀积步骤的交替循环处理。利用公知的光发射光谱测定技术,监测等离子体发射强度的变化。利用包络跟随器算法,从等离子体发射强度的复杂波形之中提取幅度信息。当在根据监测步骤的一定时间到达终点时中断交替循环处理。
-
公开(公告)号:CN1771191A
公开(公告)日:2006-05-10
申请号:CN03826364.5
申请日:2003-04-25
Applicant: 富士通株式会社
CPC classification number: B81C1/00547 , B81B2201/042 , B81B2203/0136 , B81C2201/0132 , B81C2201/0133 , G01P15/0802 , G02B26/0841
Abstract: 用于制造具有薄壁部(T1~T3)的微型结构体的方法,包含如下工序:通过对包含由第一导体层(11)以及具有与薄壁部(T1~T3)的厚度相当的厚度的第二导体层(12)构成的层叠结构的材料基板,从第一导体层(11)侧进行第一蚀刻处理,从而在第二导体层(12)中形成了在该第二导体层(12)的面内方向上具有间隔开的一对侧面并与第一导体层(11)连接的预备薄壁部(T1’~T3’)的工序;通过从第一导体层(11)侧起的第二蚀刻处理,除去在第一导体层(11)中与预备薄壁部(T1’~T3’)连接的地方并形成薄壁部的工序。
-
公开(公告)号:CN108447785A
公开(公告)日:2018-08-24
申请号:CN201810159571.8
申请日:2018-02-26
Applicant: 清华大学
IPC: H01L21/3065 , B81C1/00
CPC classification number: H01L21/30655 , B81C1/00531 , B81C2201/0132
Abstract: 本发明涉及基于SOG圆片的深硅刻蚀方法,包括:提供一SOG圆片,SOG圆片置于一平板上;在SOG圆片的硅结构层上形成一硬掩膜层;在硬掩膜层上形成一光刻胶层并曝光、显影以曝露部分硬掩膜层;对曝露的部分硬掩膜层进行刻蚀以曝露部分硅结构层;对曝露的部分硅结构层在一腔室内进行深感应耦合等离子体干法刻蚀,深感应耦合等离子体干法刻蚀包括第一刻蚀阶段和第二刻蚀阶段,第一刻蚀阶段包括循环进行的第一钝化步骤、第一预刻蚀步骤和第一刻蚀步骤,第二刻蚀阶段包括循环进行的第二钝化步骤、第二预刻蚀步骤和第二刻蚀步骤,其中,第一刻蚀步骤及第二刻蚀步骤中的压力均为30mTorr~40mTorr、刻蚀时间和平板处的射频功率均随循环的周期的增加而逐渐增大。
-
公开(公告)号:CN108439329A
公开(公告)日:2018-08-24
申请号:CN201810209247.2
申请日:2018-03-14
Applicant: 河南科技大学
IPC: B81C1/00
CPC classification number: B81C1/00349 , B81C1/00531 , B81C2201/0132 , B81C2201/0156 , B81C2201/018
Abstract: 一种微纳模具型槽的制备方法,包括镀膜步骤:在等离子体增强化学气相沉积镀膜机中,采用Si片作为基体材料,在基体材料表面沉积SiC膜层;光刻步骤:采用光刻工艺将掩膜的图形转移到SiC膜层上;刻蚀步骤:采用感应耦合等离子体刻蚀机在SiC膜层上刻蚀型槽。本发明制备的模具型槽,导热系数高、热膨胀系数小,耐火、耐磨性强,对氢氧化钾碱溶液和氟化氢酸溶液等腐蚀剂都有抗腐蚀作用。
-
公开(公告)号:CN107697882A
公开(公告)日:2018-02-16
申请号:CN201710193990.9
申请日:2017-03-28
Applicant: 意法半导体股份有限公司
CPC classification number: B81B7/007 , B81B2201/0235 , B81B2201/0264 , B81B2207/092 , B81B2207/096 , B81C1/00246 , B81C2201/0132 , B81C2203/0118 , B81C2203/0136 , B81C2203/0771 , B81C2203/0792 , B81C3/001 , B81B7/0006 , B81B7/0064 , B81B7/02
Abstract: 公开了用于制造半导体器件的工艺以及相应半导体器件。一种用于制造集成半导体器件(55)的工艺,包括:形成MEMS结构(26);形成ASIC电子电路(36);以及将该MEMS结构电耦合至该ASIC电子电路(36)。该MEMS结构和该ASIC电子电路从包括半导体材料的同一衬底(20)开始集成;其中,该MEMS结构(26)形成在该衬底的第一表面(20a)处,并且该ASIC电子电路形成在该衬底(20)的第二表面(20b’)处,在横向于该第一表面(20a)和该第二表面(20b’)的延伸部的水平平面的方向上,该第二表面与该第一表面(20a)竖直相反。
-
公开(公告)号:CN103723675B
公开(公告)日:2017-12-29
申请号:CN201310484562.3
申请日:2013-10-16
Applicant: 罗伯特·博世有限公司
CPC classification number: B81C1/00531 , B81B2201/0242 , B81C1/00595 , B81C1/00619 , B81C2201/0132 , B81C2201/0133 , G01C19/5769
Abstract: 本发明涉及一种用于微机械部件的制造方法,所述制造方法具有下述步骤:在硅层(10)的现有的(110)‑表面定向的情况下,通过在所述硅层(10)的正面(12)上至少实施与晶体定向相关的蚀刻步骤从至少一个单晶的硅层(10)至少部分地结构化出至少一个结构(42、46),其中在硅层(10)的现有的(110)‑表面定向的情况下,在所述硅层(10)的正面(12)上额外地实施至少一个与晶体定向无关的蚀刻步骤以用于至少部分地结构化出至少一个结构(42、46)。此外,本发明还涉及一种微机械部件。
-
公开(公告)号:CN107422146A
公开(公告)日:2017-12-01
申请号:CN201710369579.2
申请日:2017-05-23
Applicant: 罗伯特·博世有限公司
IPC: G01P15/125
CPC classification number: B81B3/0008 , B81B2201/0235 , B81B2201/0242 , B81B2201/025 , B81B2203/0181 , B81B2203/0338 , B81C1/00174 , B81C1/00476 , B81C2201/0132 , G01C19/56 , G01C19/5656 , G01C19/5712 , G01P1/003 , G01P15/0802 , G01P15/125 , G01P2015/0814 , G01P2015/0831 , G01P2015/0834 , G01P2015/0837
Abstract: 一种微机械的传感器(100),其中,表面微机械地能够制造所述微机械的传感器(100),具有至少一个构造在第三功能层(60)中的质量元件,该质量元件至少以区段的方式未被穿孔地构造;其中,在所述质量元件下方的缝隙(S)通过去除第二功能层(30)和至少一个氧化层(20)来制造;其中,所述至少一个氧化层(20)的去除借助于把气态的蚀刻介质引入到经限定数量的基本上彼此平行布置的蚀刻通道中来进行;其中,所述蚀刻通道与在第三功能层(60)中的竖直的进入通道能够连接。
-
公开(公告)号:CN107176587A
公开(公告)日:2017-09-19
申请号:CN201611039292.5
申请日:2016-11-21
Applicant: 台湾积体电路制造股份有限公司
IPC: B81C1/00
CPC classification number: B81B7/0006 , B81B7/0051 , B81B2201/0257 , B81B2201/0264 , B81B2201/0271 , B81C1/00246 , B81C2201/0132 , B81C2201/0133 , B81C2201/0176 , B81C2201/0181 , B81C2201/112 , B81C2203/0714 , B81C2203/0735 , B81C1/00261
Abstract: 本发明涉及一种制造微机电系统MEMS装置的方法,该方法包含:在衬底上方沉积绝缘材料;在所述绝缘材料的第一组层中形成导电通路;及在所述绝缘材料的第二组层中形成金属结构。所述第一组层与所述第二组层交替地交错。提供虚拟绝缘层作为所述第一组层的最上部层。蚀刻所述第一组层及所述第二组层的部分以在所述绝缘材料中形成空隙区域。在所述绝缘材料的顶部表面上及其中形成导电垫。利用囊封结构密封所述空隙区域。所述囊封结构的至少一部分横向邻近所述虚拟绝缘层,且位于所述导电垫的顶部表面上面。执行蚀刻以移除所述虚拟绝缘层的至少一部分。
-
公开(公告)号:CN107128869A
公开(公告)日:2017-09-05
申请号:CN201710100538.3
申请日:2017-02-23
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: B81B3/0086 , B81B3/0008 , B81B2203/0307 , B81B2207/015 , B81B2207/07 , B81C1/00246 , B81C2201/0132 , B81C2201/0181 , B81C2203/035 , B81B7/007 , B81B7/0009 , B81C1/00015
Abstract: 一种半导体结构,包括衬底;介电层,设置在衬底上方;传感结构,设置在介电层上方;接合结构,设置在介电层上方;导电层,覆盖传感结构;以及阻挡层,设置在介电层、导电层和接合结构上方;其中,导电层和接合结构至少部分地从阻挡层暴露。本发明实施例涉及半导体结构及其制造方法。
-
公开(公告)号:CN107076763A
公开(公告)日:2017-08-18
申请号:CN201580060722.9
申请日:2015-11-17
Applicant: 国际商业机器公司
IPC: G01N33/68
CPC classification number: G01N15/10 , B01L3/502707 , B01L3/502715 , B01L3/502753 , B01L2200/0652 , B01L2200/12 , B01L2300/0809 , B01L2300/0816 , B01L2300/0864 , B01L2300/12 , B01L2400/086 , B03B5/48 , B81B1/006 , B81B2201/058 , B81B2203/0361 , B81C1/00111 , B81C2201/0132 , B82B3/0014 , G01N2015/0065 , G01N2015/1006 , G01N2015/1081 , G03F7/0002 , G03F7/2037
Abstract: 提供了涉及分选实体技术。入口被配置为接收流体,以及出口被配置为排出流体。连接到入口和出口的纳米柱阵列被配置为允许流体从入口流到出口。纳米柱阵列包括被布置为按大小分离实体的纳米柱。纳米柱被布置为具有将一个纳米柱与另一个纳米柱分离的间隙。间隙被构造为在纳米尺度范围中。
-
-
-
-
-
-
-
-
-