公开(公告)号：WO00011716A1

公开(公告)日：2000-03-02

申请号：PCT/US1999/018778

申请日：1999-08-17

IPC: H01L23/373 ,  H01L23/538 ,  H05K1/02

CPC classification number: H05K1/0271 ,  H01L23/3735 ,  H01L23/5383 ,  H01L2224/16225 ,  H01L2924/00014 ,  H05K1/0272 ,  H05K2201/0133 ,  H05K2201/068 ,  H05K2201/09109 ,  H05K2201/10416 ,  H05K2201/10734 ,  H01L2224/0401

Abstract: A wiring substrate with reduced thermal expansion stress. A wiring substrate, such as a laminated PWB, thin film circuit, lead frame, or chip carrier accepts an integrated circuit, such as a die, a flip chip, or ball grid array package. The wiring substrate has a thermal expansion stress reduction insert, void, or constructive void in a thermal expansion stress region proximate to the integrated circuit. The thermal expansion stress reduction insert or void may extend a selected distance from the edge or edges of the integrated circuit attachment area. The thermal expansion stress reduction insert or void improves the flexibility of the wiring substrate in the region that is joined to the integrated circuit, thus reducing thermal stress between components of the wiring substrate-integrated circuit assembly. In another embodiment, layers of a laminated wiring substrate are intentionally not bonded beneath the chip attach area, thus allowing greater flexibility of the upper layer of the laminate.

Abstract translation: 具有降低的热膨胀应力的布线基板。 诸如层叠PWB，薄膜电路，引线框架或芯片载体的布线基板可以接受诸如管芯，倒装芯片或球栅阵列封装的集成电路。 布线基板在靠近集成电路的热膨胀应力区域中具有热膨胀应力减小插入件，空隙或构造空隙。 热膨胀应力减小插入物或空隙可以从集成电路连接区域的边缘或边缘延伸选定的距离。 热膨胀应力减小插入物或空隙提高了接合到集成电路的区域中的布线基板的柔性，从而降低了布线基板集成电路组件的部件之间的热应力。 在另一个实施例中，层叠布线基板的层有意地不粘合在芯片附着区域下方，从而允许层压体的上层更大的灵活性。

公开(公告)号：WO2010103875A1

公开(公告)日：2010-09-16

申请号：PCT/JP2010/051216

申请日：2010-01-29

Applicant: アイシン・エィ・ダブリュ株式会社 ,  トヨタ自動車株式会社 ,  村上 直隆 ,  富永 圭一 ,  松原 正人

Inventor： 村上　直隆 ,  富永　圭一 ,  松原　正人

IPC: H05K3/36 ,  H01L25/04 ,  H01L25/18

CPC classification number: H05K1/147 ,  H01L2224/73204 ,  H01L2924/19105 ,  H05K3/0061 ,  H05K3/284 ,  H05K3/323 ,  H05K3/361 ,  H05K2201/09109 ,  H05K2201/09172 ,  H05K2203/0195

Abstract: 電子回路装置２０は、電子部品２１が実装された回路基板２２と、この回路基板２２と外部機器との電気的接続を可能とするフレキシブル配線板２３とを含み、回路基板２２は、非実装面に並設された複数の接続端子２６を有し、フレキシブル配線板２３は、回路基板２２の接続端子２６と対向するように表面に並設された複数の接続端子２３６と、それぞれ１つの接続端子２３６を含むように形成された複数の遊端部２３ｆとを有し、各遊端部２３ｆは回路基板２２に接着されず、接続端子２６とそれに対応した接続端子２６とが互いに対向し合う状態で電気的に接続される。

Abstract translation: 电路装置（20）具备安装有电子部件（21）的电路基板（22）和允许电路基板（22）与外部设备之间电连接的柔性布线基板（23）。 电路板（22）具有在非安装表面上成行设置的多个连接端子（26） 柔性布线板（23）具有在表面上成行排列的多个连接端子（236），使得所述端子面对电路板（22）上的连接端子（26），并且形成多个自由端（23f） 每个容纳一个连接端子（236）; 并且连接端子（26）和相应的连接端子（236）彼此面对而电连接，而不将自由端（23f）接合到电路板（22）。

公开(公告)号：WO2009150133A1

公开(公告)日：2009-12-17

申请号：PCT/EP2009/057051

申请日：2009-06-08

Applicant: EPCOS AG ,  PAHL, Wolfgang ,  KRÜGER, Hans ,  DEMMER, Peter

Inventor： PAHL, Wolfgang ,  KRÜGER, Hans ,  DEMMER, Peter

IPC: H05K3/00 ,  H05K1/18 ,  H05K3/32

CPC classification number: H05K1/189 ,  H01L2224/16225 ,  H05K3/4691 ,  H05K2201/0394 ,  H05K2201/09081 ,  H05K2201/09109 ,  H05K2203/308 ,  Y10T29/49124 ,  Y10T428/24322

Abstract: Leiterplatte umfassend, einen Schaltungsträger (1), eine Deckschicht aus einem nicht leitenden Material (4), welches eine organische Substanz umfasst, angeordnet auf dem Schaltungsträger (1), eine erste Metallisierungsebene (5) zumindest teilweise angeordnet auf der Deckschicht (4), wobei die erste Metallisierungsebene (5) einen flexiblen Bereich (10) aufweist.

Abstract translation: 印刷电路板包括电路载体（1），非导电材料（4），其包括有机物质，布置在电路载体（1），第一金属化层（5）至少部分地设置在所述顶层（4）上的覆盖层， 其中，所述第一金属化（5）包括柔性部分（10）。

公开(公告)号：WO2007145123A1

公开(公告)日：2007-12-21

申请号：PCT/JP2007/061494

申请日：2007-05-31

Applicant: CANON KABUSHIKI KAISHA ,  SUZUKI, Yoshio ,  ISHIWATA, Kazuya

Inventor： SUZUKI, Yoshio ,  ISHIWATA, Kazuya

IPC: H05K3/12 ,  H01J1/30 ,  H01J9/02

CPC classification number: H05K3/1258 ,  H01J9/027 ,  H01J29/02 ,  H05K1/092 ,  H05K3/107 ,  H05K3/4092 ,  H05K2201/09109 ,  H05K2201/09909 ,  Y10T29/49124 ,  Y10T29/49155

Abstract: A wiring board has a substrate (1) having a groove (2) on its surface, a first wiring (3) placed in the groove, a plurality of bonding members (5) located at mutually separated positions and each of which bonds the first wiring and the substrate. A gap (4) is located between the first wiring and the surface of the groove.

Abstract translation: 布线基板具有在其表面上具有槽（2）的基板（1），设置在槽中的第一布线（3），位于相互分开的位置的多个接合构件（5），每个接合构件 接线和基板。 间隙（4）位于第一布线和凹槽表面之间。

公开(公告)号：WO02068245A8

公开(公告)日：2004-06-10

申请号：PCT/EP0201896

申请日：2002-02-22

Applicant: LEONI AG ,  ZAHRADNIK FRANZ ,  HARTMANN ULI ,  GOETZ KNUTH ,  REICHINGER GERHARD

Inventor： ZAHRADNIK FRANZ ,  HARTMANN ULI ,  GOETZ KNUTH ,  REICHINGER GERHARD

IPC: B05D1/10 ,  B05D7/00 ,  B60R16/02 ,  H05K1/00 ,  H05K1/11 ,  H05K3/00 ,  H05K3/10 ,  H05K3/14 ,  H05K3/34 ,  H05K3/38 ,  H05K3/40 ,  H05K3/46

CPC classification number: H05K3/1266 ,  B60R16/0207 ,  H05K1/0284 ,  H05K1/118 ,  H05K3/0014 ,  H05K3/0058 ,  H05K3/102 ,  H05K3/14 ,  H05K3/3468 ,  H05K3/386 ,  H05K3/4046 ,  H05K3/467 ,  H05K2201/09109 ,  H05K2203/0517 ,  H05K2203/107 ,  H05K2203/1344 ,  Y10T29/49155 ,  Y10T29/49158

Abstract: The invention relates to a method for producing a moulded component (2A-2G) comprising an integrated conductor strip (10), wherein a conductor strip (10) is produced on a carrier component (4) particularly by flame injection or cold gas injection. The surface of the carrier component (4) is treated in a selective manner corresponding to a predetermined path of the conductor strip (10) so that the surface areas thereof have different adhesions. A germ layer is applied to the path of the conductor strip (10), whereupon the conductor strip (10) is subsequently placed thereon. It is therefore possible to produce a moulded component (2A-2G) comprising an integrated conductive strip mould in a very flexible and economical manner. In automobile industries, special requests from the clients can be met in a fast and efficient manner by altering the layout of the conductor strip.

Abstract translation: 在通过火焰喷涂或冷气体来喷涂导体轨道产生具有在特定的支承部件（4）的集成导体线路（10）的模制部件（2A-2G）的方法（10）被产生。 为此目的，支撑部件（4）的表面根据导体路径（10）的指定过程选择性地进行处理，以使得不同的密合性的表面区域。 在导体路径（10）被施加一籽晶层（26）的设置过程中，被施加到转，eingentiliche导体轨道（10）。 从而高度灵活和具有集成的电路图案的制造模具部件（2A-2G）具有成本效益是可能的。 特别是在汽车行业客户的特殊需求可以通过修改导线线路布局进行快速，轻松地完成。

公开(公告)号：WO1989009534A1

公开(公告)日：1989-10-05

申请号：PCT/US1988004516

申请日：1988-12-16

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： HUGHES AIRCRAFT COMPANY ,  LO, Ching-Ping ,  YEH, Kwang ,  VALLE, Manual, B.

IPC: H05K01/18

CPC classification number: B32B7/02 ,  H05K1/0271 ,  H05K1/118 ,  H05K3/0061 ,  H05K3/3442 ,  H05K3/4623 ,  H05K2201/0133 ,  H05K2201/015 ,  H05K2201/0154 ,  H05K2201/068 ,  H05K2201/09109 ,  H05K2201/09536 ,  H05K2201/10727

Abstract: A relatively thin expansion layer (18) is provided on top of the conventional printed wiring board (20). This expansion layer (18) is bonded to the printed wiring board (20) except at locations (40) underneath the footprint of the chip carrier (13) and solder joints (42). This expansion layer (18) provides forgivable expansion between the ceramic leadless chip carrier (13) and the printed wiring board (20) due to thermal expansion mismatch, to thereby reduce cracking of the solder joint (42). In an alternative embodiment, prevention of bonding underneath the chip carrier footprint is provided by a thin layer of polytetrafluoroethylene (PTFE) (39). Methods for applying the PTFE layer are disclosed.

Abstract translation: 在传统印刷电路板（20）的顶部设置相对薄的膨胀层（18）。 除了芯片载体（13）和焊点（42）的覆盖区之下的位置（40）之外，该膨胀层（18）被结合到印刷线路板（20）。 该膨胀层（18）由于热膨胀不匹配而在陶瓷无引线芯片载体（13）和印刷电路板（20）之间提供可扩展的膨胀，从而减少焊点（42）的开裂。 在替代实施例中，通过聚四氟乙烯（PTFE）薄层（39）提供防止芯片载体覆盖层之下的结合。 公开了施加PTFE层的方法。

公开(公告)号：WO2011018862A1

公开(公告)日：2011-02-17

申请号：PCT/JP2010/001358

申请日：2010-03-01

Applicant: TATSUTA ELECTRIC WIRE & CABLE CO., LTD. ,  HASHIMOTO, Kazuhiro ,  MORIMOTO, Syohei ,  KAWAKAMI, Yoshinori ,  YAMAGUCHI, Norihiro

Inventor： HASHIMOTO, Kazuhiro ,  MORIMOTO, Syohei ,  KAWAKAMI, Yoshinori ,  YAMAGUCHI, Norihiro

IPC: H05K3/00

CPC classification number: H05K3/4691 ,  H05K3/4069 ,  H05K3/462 ,  H05K2201/09109 ,  H05K2201/09509 ,  H05K2201/10378 ,  H05K2203/063

Abstract: There is a demand for a multilayer flexible printed circuit board (multilayer FPC) which includes surface interconnection layers each having a minute circuit configuration and permits higher density mounting. A first double-sided FPC (3) and a second double-sided FPC (4) are laminated via a bonding sheet (2). The bonding sheet (2) has a hole preliminarily formed therein and filled with an electrically conductive paste (11), and the first double-sided FPC (3) and the second double-sided FPC (4) are electrically connected to each other via the electrically conductive paste (11). The first double-sided FPC (3) and the second double-sided FPC (4) are respectively formed with inner layer via-holes (16) and (24), which do not reduce the size of component mounting areas on a first interconnection layer (L1) and a fourth interconnection layer (L2) (outer surface interconnection layers) of the first double-sided FPC (3) and the second double-sided FPC (4).

Abstract translation: 需要一种多层柔性印刷电路板（多层FPC），其包括各自具有微小电路配置并允许更高密度安装的表面互连层。 通过接合片（2）层叠第一双面FPC（3）和第二双面FPC（4）。 接合片（2）在其中预先形成有填充有导电膏（11）的孔，并且第一双面FPC（3）和第二双面FPC（4）经由 导电浆料（11）。 第一双面FPC（3）和第二双面FPC（4）分别形成有内层通孔（16）和（24），其不会减小第一互连件上的部件安装区域的尺寸 第一双面FPC（3）和第二双面FPC（4）的层（L1）和第四互连层（L2）（外表面互连层）。

公开(公告)号：WO2009098765A1

公开(公告)日：2009-08-13

申请号：PCT/JP2008/052017

申请日：2008-02-07

Applicant: 住友ベークライト株式会社 ,  橋戸 宏明 ,  三富 政利

Inventor： 橋戸 宏明 ,  三富 政利

IPC: H05K1/02 ,  B32B15/08

CPC classification number: H05K3/0058 ,  H05K1/0393 ,  H05K3/386 ,  H05K2201/09109 ,  H05K2203/0264 ,  H05K2203/0271

Abstract: 　フレキシブル多層基板により構成されている回路基板１の一方の面には、粘着層（３Ａ，３Ｂ）を介して当該粘着層を覆うようにして剥離紙（２Ａ，２Ｂ）が貼着されている。 　隣接する各剥離紙（２Ａ，２Ｂ）間の回路基板面には、粘着層のない非粘着部（４）が形成されており、前記非粘着部（４）に位置する前記各剥離紙（２Ａ，２Ｂ）の端部において、各剥離紙を剥離するためのプルタブ（２Ａｐ，２Ｂｐ）が形成されている。 　前記各プルタブは、好ましくは前記非粘着部（４）において対向するように、かつプルタブの先端部が、前記回路基板面において互いに重なり合うように形成される。これにより回路基板面から各剥離紙を剥がす順序を把握することができる。

Abstract translation: 剥离纸（2A，2B）通过粘合剂层（3A，3B）粘附到由柔性多层基材构成的电路板（1）的一个主表面上，使得粘合剂层被覆盖。 在彼此相邻的隔离纸（2A，2B）之间的电路板的表面上设置没有任何粘合剂层的非粘附区域（4）。 位于非粘附区域（4）上的脱模纸（2A，2B）的端部设置有用于剥离剥离纸的拉片（2Ap，2Bp）。 优选地，单独的拉片设置成在非粘附区域（4）上彼此相对，并且使得拉片的远端部分在电路板的表面上彼此重叠。 因此，可以掌握脱模纸与电路板表面的分离顺序。

公开(公告)号：WO01043234A1

公开(公告)日：2001-06-14

申请号：PCT/DE2000/004277

申请日：2000-12-01

IPC: H01R4/04 ,  F16B11/00 ,  H01R4/02 ,  H01R12/62 ,  H01R43/02 ,  H05K1/11 ,  H05K1/14 ,  H05K3/32 ,  H05K3/36 ,  H05K5/00 ,  H01R12/12

CPC classification number: H01R12/62 ,  H05K1/118 ,  H05K3/323 ,  H05K3/361 ,  H05K3/363 ,  H05K2201/09109 ,  H05K2201/09709 ,  H05K2201/10977 ,  H05K2203/1572

Abstract: The invention relates to an undetachable electrical and mechanical connection (4) between a contact element (7) having contacts (31) and a counter-contact element (8) having counter-contacts (27) with a flexible section (39) of the contact element (7) in at least a part of the contacts (31). The invention is further characterized in that the contact element (7) has at least one first and second layer (21, 22) that define an intermediate space (23) between them in the zone of the flexible section (39) in which intermediate space the counter-contact element (8) is disposed. The first and the second layer (21, 22) is provided with one contact (31) each on the layer inner sides (40) facing one another. The counter-contact element (8) has at least one counter-contact (27) on each of its upper and lower side (25, 26).

Abstract translation: 本发明涉及一种触点之间的不可拆卸的电气和机械连接（4）（31）具有接触具有配合接触部分（8），本与在接触件（31）的柔性部分的区域中的至少部分（7）和一个配对端子（27）（39 ）的接触部分（7），其特征在于，所述接触部分（7）具有至少一个第一和第二层（21，22），其具有（在它们之间的柔性部分39）的间隙（23）的区域中，在 所述配合接触部分（8），所述第一层和第二层（21，22）各具有至少一个触点（31）具有相互面对的层内面（40），并且所述配合接触部分（8）（各在其顶部和底部 25，26）具有至少一个相对接触（27）。

公开(公告)号：WO00011919A1

公开(公告)日：2000-03-02

申请号：PCT/US1999/018926

申请日：1999-08-17

IPC: H01L23/373 ,  H01L23/538 ,  H05K1/02

CPC classification number: H01L23/5383 ,  H01L23/3735 ,  H01L2224/16225 ,  H01L2924/00014 ,  H01L2924/15311 ,  H01L2924/351 ,  H05K1/0271 ,  H05K1/0272 ,  H05K2201/0133 ,  H05K2201/068 ,  H05K2201/09109 ,  H05K2201/10416 ,  H05K2201/10734 ,  Y10T428/24926 ,  H01L2224/0401

Abstract: A wiring substrate with reduced thermal expansion. A wiring substrate, such as a laminated PWB, thin film circuit, lead frame, or chip carrier accepts an integrated circuit, such as a die, a flip chip, or a BGA package. The wiring substrate has a thermal expansion reduction insert in a thermal expansion stress region where the integrated circuit is mounted. The thermal expansion reduction insert may extend a selected distance from the edge or edges of the integrated circuit attachment area, or stop a selected distance from the edge or edges of the integrated circuit attachment area, or be essentially equal to the integrated circuit attachment area. The thermal expansion reduction insert reduces the thermal (LMF) expansion of the wiring substrate in the region that is joined to the integrated circuit, thus reducing thermal stress between components of the wiring substrate-integrated circuit assembly. In a specific embodiment, the wiring substrate is a laminated printed wiring board with the thermal expansion reduction insert in a layer next to an outer layer to which the integrated circuit is joined (mounted). In a further embodiment the thermal stress reduction insert is a CIC insert or a copper-molybdenum insert. In an alternative embodiment, the wiring substrate is a thin film substrate or a VLSI substrate.

Abstract translation: 具有降低的热膨胀的布线基板。 诸如层叠PWB，薄膜电路，引线框架或芯片载体的布线基板可以接受诸如管芯，倒装芯片或BGA封装的集成电路。 布线基板在安装有集成电路的热膨胀应力区域中具有热膨胀降低插入件。 热膨胀减小插入件可以从集成电路附接区域的边缘或边缘延伸选定的距离，或者停止从集成电路连接区域的边缘或边缘选择的距离，或者基本上等于集成电路连接区域。 热膨胀减少插入物减少了在与集成电路连接的区域中的布线基板的热（LMF）膨胀，从而降低了布线基板集成电路组件的部件之间的热应力。 在具体实施方式中，布线基板是层叠印刷线路板，其中热膨胀降低插入件位于与集成电路接合（安装）的外层相邻的层中。 在另一实施例中，热应力减小插入件是CIC插入件或铜 - 钼插入件。 在替代实施例中，布线基板是薄膜基板或VLSI基板。