-
公开(公告)号：KR200136199Y1
公开(公告)日：1999-03-20
申请号：KR2019940011016
申请日：1994-05-17
Applicant: 삼성전자주식회사
Inventor： 김남석
IPC: F24F13/08
Abstract: 본 고안은 공기조화기의 실내기 토출장치에 관한 것으로서, 실내열교환기(11)에 의해 뜨거워진 온기가 안내부재(23)의 안내를 받아서 토출구(21)를 통해 실내에 토출되는 공기조화기의 실내기(10)에 있어서, 상기 온기를 제1유로(501)와 제2유로(503)로 나누어 상기 토출구(21)를 통해 실내에 토출하도록 안내부재(23)의 하측공간에 배설된 분리부재(41)와, 상기 분리부재(41)에 의해 형성된 제1유로(501)를 지나는 온기를 가열하도록 제1유로(501)내에 배설된 다수개의 히터(43)로 이루어진 것을 특징으로 하며, 이와 같이 구성되어 있으므로, 실내공간에 온도의 경계면을 형성시켜 실내체류자의 체감온도를 높이고 실내를 효율적으로 난방할 수 있다.
-
-
-
-
-
Patent Agency Ranking
公开(公告)号：KR1020160084695A
公开(公告)日：2016-07-14
申请号：KR1020150001264
申请日：2015-01-06
Applicant: 삼성전자주식회사
IPC: H01L21/02 , H01L21/683
CPC classification number: H01L21/0209 , H01L21/02041 , H01L21/02057 , H01L21/67028 , H01L21/67051 , H01L21/68792 , H01L21/6831
Abstract: 본발명기술적사상의실시예는반도체세정공정중에서, 매엽방식으로웨이퍼를회전시켜세정및 제조하는공정에서발생되는정전기및 그로인해발생되는불량을제어할수 있는챔버의구성에관한것이다. 상기세정공정에는척 상에설치된제전체를이용한다.
Abstract translation: 根据本发明的技术思想的一个实施例，公开了一种室的结构，其能够控制旋转单一晶片的过程中产生的静电，以清洁和制造晶片，以及由于 在半导体清洁过程中静电。 在清洁过程中使用安装在卡盘上的静电消除物体。
-
57.发明授权재배선 구조를 갖는 반도체 소자와 그것을 포함하는 반도체 패키지, 패키지 적층 구조, 반도체 모듈, 전자 회로 기판, 및 전자 시스템과 그 제조 방법들 有权具有再分配结构和半导体封装的半导体器件封装堆叠结构半导体模块包括半导体器件的电子电路板和电子系统及其制造方法
公开(公告)号：KR101585217B1
公开(公告)日：2016-01-14
申请号：KR1020090104503
申请日：2009-10-30
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L21/76813 , H01L21/561 , H01L21/76879 , H01L23/3114 , H01L23/3171 , H01L23/49816 , H01L23/525 , H01L24/03 , H01L24/05 , H01L24/13 , H01L24/48 , H01L24/73 , H01L25/0657 , H01L25/105 , H01L2224/02317 , H01L2224/0401 , H01L2224/04042 , H01L2224/05599 , H01L2224/13021 , H01L2224/13022 , H01L2224/16145 , H01L2224/16225 , H01L2224/32225 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H01L2225/06513 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/06562 , H01L2225/1023 , H01L2225/1041 , H01L2225/1058 , H01L2924/00014 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01029 , H01L2924/01033 , H01L2924/01042 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/10253 , H01L2924/14 , H01L2924/15311 , H01L2924/15788 , H01L2924/181 , H01L2924/00 , H01L2224/32145 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
Abstract: 재배선구조를갖는반도체소자와그 반도체소자를포함하는반도체패키지, 패키지적층구조, 반도체모듈, 전자회로기판및 전자시스템, 및그 제조방법들이설명된다. 본발명의기술적사상에의한반도체소자는내부에반도체회로들을포함하는반도체칩, 상기반도체칩의상부에형성된칩 패드들, 상기반도체칩 상에형성된보호층, 상기보호층상에형성된재배선절연층, 및상기보호층과상기재배선절연층을수직으로관통하여상기칩 패드와전기적으로각각연결되는재배선비아플러그들, 및상기재배선절연층내에형성되고상기재배선비아플러그들과각각전기적으로연결되는재배선배선들을포함하는재배선구조를포함하고, 상기재배선비아플러그들과상기재배선배선들은동일한상부표면높이를갖고, 상기적어도하나의재배선비아플러그와상기적어도하나의재배선배선이동일한물질로일체형으로형성된다.
-
公开(公告)号：KR101429722B1
公开(公告)日：2014-09-25
申请号：KR1020080073666
申请日：2008-07-28
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L21/565 , H01L23/5387 , H01L24/24 , H01L24/82 , H01L24/97 , H01L25/0657 , H01L25/105 , H01L25/50 , H01L2224/24226 , H01L2224/76155 , H01L2224/82102 , H01L2224/97 , H01L2225/06524 , H01L2225/06572 , H01L2225/1023 , H01L2225/1058 , H01L2225/1064 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/15311 , H01L2224/82
Abstract: 적층된 칩들을 갖는 전자 장치 형성 방법을 제공한다. 이 방법은 기판 상에 행 방향을 따라 복수개가 배열되며 열 방향을 따라 하나 또는 복수개가 배열된 칩들을 형성하는 것을 포함한다. 상기 칩들 사이에 몰딩막을 형성한다. 상기 칩들 사이의 상기 몰딩막에 그루브들(grooves)을 형성하되, 상기 그루브들의 각각은 상기 행 방향을 따라 배열된 상기 칩들 사이에 형성한다. 상기 그루브들이 형성된 기판 상에 도전성의 재배선들을 형성한다. 상기 그루브들 중 홀수 번째 또는 짝수 번째의 그루브를 따라 상기 기판을 절단하여(sawing) 복수개의 단위 기판들로 분리한다. 상기 분리된 상기 단위 기판들 중 적어도 하나의 단위 기판을 상기 그루브들 중 절단되지 않은 그루브를 중심으로 접는다.
-
公开(公告)号：KR1020110129149A
公开(公告)日：2011-12-01
申请号：KR1020100048616
申请日：2010-05-25
Applicant: 삼성전자주식회사
CPC classification number: H01L23/481 , G11C5/06 , G11C8/18 , H01L22/32 , H01L24/05 , H01L24/16 , H01L24/17 , H01L24/73 , H01L24/94 , H01L25/0657 , H01L25/50 , H01L2224/0401 , H01L2224/05009 , H01L2224/0557 , H01L2224/05572 , H01L2224/16145 , H01L2224/16146 , H01L2224/17051 , H01L2224/17515 , H01L2224/73204 , H01L2224/94 , H01L2225/06513 , H01L2225/06544 , H01L2225/06596 , H01L2924/00014 , H01L2924/0002 , H01L2924/01006 , H01L2924/01023 , H01L2924/01033 , H01L2924/01047 , H01L2924/01055 , H01L2924/014 , H01L2924/10329 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , G11C5/02 , G11C5/14 , G11C7/10 , H01L2224/05552 , H01L2924/00
Abstract: PURPOSE: A 3D semiconductor device is provided to enable a maser chip to have a channel load by connecting only the electrode pad of the master chip to a channel. CONSTITUTION: In a 3D semiconductor device, chips(110,120,130,140) are laminated on a substrate(150). Chips are connected to each other through a penetrating electrode(160). Chips are composed of first sides(112,122,132,142) and second sides(114,124,134,144). A first chip is operated as the master chip. The second to fourth chips are operated as a slave chip.
Abstract translation: 目的：提供3D半导体器件，以通过仅将主芯片的电极焊盘连接到通道来使得激光芯片具有通道负载。 构成：在3D半导体器件中，将芯片（110,120,130,140）层叠在基板（150）上。 芯片通过穿透电极（160）彼此连接。 芯片由第一边（112,122,132,142）和第二边（114,124,134,144）组成。 第一芯片作为主芯片运行。 第二至第四芯片作为从芯片运行。
-
公开(公告)号：KR1020090100895A
公开(公告)日：2009-09-24
申请号：KR1020080026413
申请日：2008-03-21
Applicant: 삼성전자주식회사
IPC: H01L23/12
CPC classification number: H01L25/0657 , H01L21/568 , H01L21/6835 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L24/96 , H01L24/97 , H01L25/105 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/20 , H01L2224/32145 , H01L2224/73267 , H01L2224/92244 , H01L2224/97 , H01L2225/06524 , H01L2225/1035 , H01L2225/1058 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01075 , H01L2924/01078 , H01L2924/15173 , H01L2924/15311 , H01L2924/15331 , H01L2224/82
Abstract: PURPOSE: A method for manufacturing a semiconductor package is provided to maintain the more stable performance. CONSTITUTION: The backside surfaces of chip pads(115a,115b) are bonded. The sealing unit(120) covering the sides of second semiconductor chips is formed. Via plugs is formed which passes through the sealing unit. The insulating layers which expose the surface of chip pads and via plugs are formed on the exposed surfaces of second semiconductor chips and the surface of the sealing units. The package pads are formed on the surface of exposed chip pads and surface of via plugs.
Abstract translation: 目的：提供一种制造半导体封装的方法，以保持更稳定的性能。 构成：芯片焊盘（115a，115b）的背面接合。 形成覆盖第二半导体芯片的侧面的密封单元（120）。 形成通过密封单元的塞子。 在第二半导体芯片的暴露表面和密封单元的表面上形成露出芯片焊盘表面和通孔的绝缘层。 封装焊盘形成在暴露的芯片焊盘的表面和通孔插头的表面上。
-
-
-
-
-
-
-
-
-
Search Results
146
records
(took 0.028 seconds)
