-
公开(公告)号：KR101601792B1
公开(公告)日：2016-03-09
申请号：KR1020090074280
申请日：2009-08-12
Applicant: 삼성전자주식회사
CPC classification number: G06F13/4243 , G02B6/43
Abstract: 반도체메모리장치, 컨트롤러및 반도체메모리시스템이개시된다. 상기기술적과제를달성하기위한본 발명의실시예에따른반도체메모리시스템은광 인터커넥션(optical interconnection)되는컨트롤러및 메모리장치를구비한다. 이때, 상기컨트롤러는, 상기메모리장치를제어하는제어신호를생성하는제어로직; 및상기제어신호를광 신호로변환하여출력하는송신부를구비한다. 또한, 상기메모리장치는, 상기제어신호에응답하여데이터에대한독출또는기입동작이수행되는메모리; 및광 신호로전달된상기제어신호의주기에대응되는공급전압으로동작하여, 광신호로전달된상기제어신호를필터링하고, 상기메모리장치에서동작하는전기신호로변환하는수신단을구비한다.
-
-
公开(公告)号：KR101426285B1
公开(公告)日：2014-08-05
申请号：KR1020080002640
申请日：2008-01-09
Applicant: 삼성전자주식회사
CPC classification number: H01L31/125 , H01L24/14 , H01L31/0203 , H01L31/0304 , H01L31/105 , H01L31/184 , H01L2224/16225 , H01L2924/12043 , H01S5/0217 , H01S5/0224 , H01S5/02272 , H01S5/02276 , H01S5/02284 , H01S5/0262 , H01S5/18305 , H01S2301/176 , Y02E10/544 , Y02P70/521 , H01L2924/00
Abstract: 광 송수신 소자 및 그 제조방법에 관하여 개시된다. 개시된 광송수신 소자는, 기판 상에 형성된 레이저 다이오드; 상기 레이저 다이오드 상에 형성되며 상기 레이저 다이오드로부터의 광의 출구인 애퍼처가 형성된 포토 다이오드; 및 상기 기판 상에서, 상기 레이저 다이오드 및 상기 포토 다이오드를 위한 전극과 연결된 복수의 전극 패드들;을 구비한다. 상기 레이저 다이오드의 광 출력방향과, 상기 레이저 다이오드 및 상기 기판의 본딩 방향이 서로 다르다.
-
公开(公告)号：KR101344477B1
公开(公告)日：2014-02-17
申请号：KR1020070005814
申请日：2007-01-18
Applicant: 삼성전자주식회사
CPC classification number: H01S5/2232 , B82Y20/00 , H01S5/021 , H01S5/0218 , H01S5/0265 , H01S5/0425 , H01S5/12 , H01S5/124 , H01S5/2004 , H01S5/3434 , H01S5/4087
Abstract: 반도체 광소자 및 그 제조 방법이 개시된다.
개시된 반도체 광소자는 실리콘 기판; 상기 실리콘 기판 위에 구비된 Ⅲ-Ⅴ 반도체 이득층;을 포함하고, 상기 실리콘 기판 또는 반도체 이득층에 분산 브레그 그레이팅이 형성된다. 상기 분산 브레그 그레이팅에 의해 단일 모드의 광이 출력된다.-
公开(公告)号：KR1020130143210A
公开(公告)日：2013-12-31
申请号：KR1020120066523
申请日：2012-06-21
Applicant: 삼성전자주식회사
IPC: G06F13/14
CPC classification number: G06F3/0604 , G06F12/0246 , G06F13/1694 , Y02D10/14
Abstract: According to the present invention, a memory expanding device has a module comprising a main memory device and a sub memory device. The main memory device is connected to the outside through an optical interface. The sub memory device is connected to the outside through an electric interface. Through this, if the power consumption is reduced using a high-speed optical interface technique, the high-speed link of a bandwidth used in the main memory device such as a DRAM etc., is supported and a high-capacity main memory device existing in an external device is directly applied to a CPU. Also, personal information and data are portable by mounting the sub memory device of a module type on an external part.
Abstract translation: 根据本发明，一种存储扩展装置具有包括主存储装置和子存储装置的模块。 主存储器件通过光接口连接到外部。 子存储装置通过电接口连接到外部。 通过这种方式，如果使用高速光接口技术降低功耗，则支持在诸如DRAM等的主存储器件中使用的带宽的高速链路，并且存在大容量主存储器件 在外部设备中直接应用于CPU。 此外，通过将模块类型的子存储器装置安装在外部部件上，个人信息和数据是便携式的。
-
Patent Agency Ranking
公开(公告)号：KR1020130040455A
公开(公告)日：2013-04-24
申请号：KR1020110105237
申请日：2011-10-14
Applicant: 삼성전자주식회사
IPC: H01L31/18 , G02B6/30 , G02B6/12 , H01L31/0232 , H01L31/103 , G02B6/132 , G02B6/136
CPC classification number: H01L31/02327 , G02B6/12004 , G02B6/132 , G02B6/136 , G02B6/30 , G02B6/305 , H01L31/103 , H01L31/1804 , H01L31/1808 , Y02E10/547 , Y02P70/521
Abstract: PURPOSE: A photodetector structure is provided to reduce manufacturing costs by forming a germanium single crystal in a bulk silicon substrate. CONSTITUTION: A first silicon layer(410) is made by filling a trench with a cladding material. The refractive index of the cladding material is smaller than that of silicon. A second silicon layer(430) is formed in the first silicon layer and the upper part of the cladding material. An oxide layer(420) is used as a lower cladding of an optical wave guide. A germanium layer(440) is grown by using the seed of a bulk silicon wafer to form a single crystal.
Abstract translation: 目的：提供光电探测器结构，通过在体硅衬底中形成锗单晶来降低制造成本。 构成：通过用包层材料填充沟槽来制造第一硅层（410）。 包层材料的折射率小于硅的折射率。 在第一硅层和包层材料的上部形成第二硅层（430）。 氧化物层（420）用作光波导的下包层。 通过使用体硅晶片的种子来生长锗层（440）以形成单晶。
-
公开(公告)号：KR1020130028563A
公开(公告)日：2013-03-19
申请号：KR1020110092203
申请日：2011-09-09
Applicant: 삼성전자주식회사
IPC: G02B6/293 , G02B6/12 , H04B10/2581 , H04Q11/00
CPC classification number: H04B10/25 , G02B6/107 , G02B6/12004 , G02B6/12007 , G02B6/14 , G02B6/29344 , G02B6/2938 , Y10T29/49 , H04B10/2581 , H04Q11/0005
Abstract: PURPOSE: An optical connecting device, a manufacturing method thereof, and a memory system containing the same are provided to output optical signals with a uniform size and to improve efficiency in design and fabrication by reducing the occupying space of an optical waveguide. CONSTITUTION: An optical connecting device(10) includes a main optical waveguide(MWG), N numbers of sub-optical waveguides(SWG1-SWGN), N numbers of mode couplers(15), and an optical wavelength filter(17). The main optical waveguide includes an input terminal(1) inputting multiplexed optical signals(OPT1) and an output terminal(2) outputting output optical signals. The N numbers of sub-optical waveguides are alternately arranged at both sides of the main optical waveguide, and output each optical signal, branching off from the main optical waveguide, to an output terminal(5). The N numbers of mode couplers perform mode coupling operations between the main optical waveguide and the N numbers of sub-optical waveguides. The optical wavelength filter is connected to the output terminal of the main optical waveguide and each output terminal of the N numbers of sub-optical waveguides.
Abstract translation: 目的：提供一种光学连接装置及其制造方法和包含该光学连接装置的存储系统以输出具有均匀尺寸的光信号，并且通过减少光波导的占据空间来提高设计和制造的效率。 构成：光连接装置（10）包括主光波导（MWG），N数个子光波导（SWG1-SWGN），N个模耦合器（15）和光波长滤波器（17）。 主光波导包括输入多路复用光信号（OPT1）的输入端（1）和输出输出光信号的输出端（2）。 N个子光波导交替地布置在主光波导的两侧，并将从主光波导分支的每个光信号输出到输出端（5）。 N个模拟耦合器在主光波导和N个子光波导之间执行模式耦合操作。 光波长滤波器连接到主光波导的输出端和N个子光波导的每个输出端。
-
公开(公告)号：KR101240558B1
公开(公告)日：2013-03-06
申请号：KR1020070112313
申请日：2007-11-05
Applicant: 삼성전자주식회사
IPC: G02B6/43
CPC classification number: G02B6/43 , H01L2224/05554 , H01L2224/48137 , H01L2224/49175 , H01L2924/00
Abstract: 본 발명은 광 연결 수단을 구비한 멀티칩에 관하여 개시한다. 개시된 광 연결 수단을 구비한 멀티칩은, 평행하게 적층된 복수의 실리콘 칩, 상기 각 실리콘 칩의 측면에 서로 대응되게 각각 접착되며, 각각 발광소자 및/또는 수광소자를 구비하는 복수의 광소자 어레이, 상기 실리콘 칩과 상기 실리콘 칩의 측면에 설치된 상기 광소자 어레이를 연결하는 배선을 구비한다. 상기 광소자 어레이들은 복층으로 형성되어서 서로 다른 층의 대응되는 광소자 사이의 광신호를 송수신한다.
-
公开(公告)号：KR1020130008299A
公开(公告)日：2013-01-22
申请号：KR1020110068966
申请日：2011-07-12
Applicant: 삼성전자주식회사
IPC: H01L31/12
CPC classification number: G02B6/124 , G02B6/12002 , G02B6/12004 , G02B6/122
Abstract: PURPOSE: A semiconductor device is provided to reduce the area of a chip by arranging an electronic device and small optical devices in a lower layer of a substrate. CONSTITUTION: A first element layer(1L) is arranged on a substrate. The first element layer includes a lower optical element(120a). A second element layer(2L) is arranged on the first element layer. The second element layer includes an upper optical element(160a). A first insulation layer is arranged between the substrate and the first element layer.
Abstract translation: 目的：提供半导体器件以通过将电子器件和小型光学器件布置在衬底的下层中来减小芯片的面积。 构成：第一元件层（1L）布置在基板上。 第一元件层包括下部光学元件（120a）。 第二元件层（2L）布置在第一元件层上。 第二元件层包括上部光学元件（160a）。 第一绝缘层布置在基板和第一元件层之间。
-
公开(公告)号：KR1020110112126A
公开(公告)日：2011-10-12
申请号：KR1020100031559
申请日：2010-04-06
Applicant: 삼성전자주식회사
Abstract: 본 발명의 사상은 위상 변조부의 광도파로 측면으로 형성되는 슬랩(slab)의 두께의 두께를 용이하게 제어할 수 있고, 또한 슬랩으로 연결되는 메탈 콘택을 위한 비아 홀 형성이 용이한 실리콘 기반 광변조기 및 그 광변조기 제조방법을 제공한다. 그 광변조기는 기판; 상기 기판 상으로 형성되고, 제1 경로를 통과하는 광신호에 대해서는 위상을 변환시키고, 제2 경로를 통과하는 광신호에 대해서는 위상을 변환시키지 않는 위상 변환기; 상기 기판 상부의 양 끝단으로 각각 형성되고, 외부로부터 상기 광신호를 입력받거나, 외부로 광신호를 출력하는 그래이팅 커플러(grating coupler); 및 상기 그래이팅 커플러로부터 받은 광신호를 상기 제1 및 제2 경로로 분할시켜 입력하고, 상기 제1 및 제2 경로를 통과한 광신호를 결합시켜 상기 그래이팅 커플러로 보내는 간섭계;를 포함하고, 상기 위상 변환기는 상기 제1 경로를 구성하며 위상을 변환시키는 위상 변환부, 및 상기 제2 경로를 구성하는 경로 광도파로를 구비하고, 상기 위상 변환부에는 상기 기판 방향으로 돌출된 제1 광도파로가 형성되어 있다.
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.035 seconds)
