-
公开(公告)号：KR1020120027829A
公开(公告)日：2012-03-22
申请号：KR1020100089624
申请日：2010-09-13
Applicant: 한국전자통신연구원
IPC: H03M1/38
Abstract: PURPOSE: An analog digital converter is provided to secure a fast operating characteristic by performing analog digital conversion by using a sequential access ADC(Analog Digital Converter) and a flash ADC. CONSTITUTION: A flash ADC(110) acts as a sub ADC. The flash ADC acts in response to a flash control signal received from a controller(140). A sequential access ADC(120) acts in response to an input sampling control signal and sequential access control signal received from the controller. A reference voltage generating circuit(130) is electrically connected to the flash ADC and the sequential access ADC. The reference voltage generating circuit is formed to offer a common voltage to the sequential access ADC.
Abstract translation: 目的：提供模拟数字转换器，通过使用顺序存取ADC（模拟数字转换器）和闪存ADC进行模拟数字转换来确保快速工作特性。 构成：闪存ADC（110）充当子ADC。 闪光ADC响应于从控制器（140）接收的闪光控制信号而起作用。 顺序访问ADC（120）响应于从控制器接收的输入采样控制信号和顺序存取控制信号而起作用。 参考电压产生电路（130）电连接到闪存ADC和顺序存取ADC。 基准电压产生电路形成为向顺序存取ADC提供公共电压。
-
公开(公告)号：KR1020110104178A
公开(公告)日：2011-09-22
申请号：KR1020100023159
申请日：2010-03-16
Applicant: 한국전자통신연구원
IPC: H03M1/38
CPC classification number: H03M1/0678 , H03M1/0682 , H03M1/468
Abstract: 본 발명의 실시예에 따른 순차 접근 아날로그 디지털 변환기는 보정 캐패시터열과 비트 수효보다 2
n-1 개 적은 수의 비트 캐패시터열을 포함하는 제1 변환부; 상기 제1 변환부와 차동으로 동작하는 제2 변환부; 상기 제1 변환부 및 상기 제2 변환부의 출력 전압에 따라 각 캐패시터에 대한 하이 또는 로우 레벨의 전압을 출력하는 비교기; 상기 비교기의 출력 전압을 수신하여 디지털 신호로 변환하는 SAR 로직부; 및 상기 SAR 로직부에 의해 변환된 디지털 신호를 수신하고, 수신된 디지털 신호 중 상기 보정 캐패시터열에 대한 보정 디지털 신호를 이용하여 상기 비트 캐패시터열에 대한 디지털 신호를 보정하는 보정 로직부를 포함하고, 입력 아날로그 신호의 샘플링 후 상기 제1 변환열과 상기 제2 변환열의 출력을 각각 상기 비교기의 입력단에 연결하여, 상기 비교기의 출력 전압에 따라 MSB에 해당하는 디지털 값을 결정한다.-
公开(公告)号：KR1020110073177A
公开(公告)日：2011-06-29
申请号：KR1020100032656
申请日：2010-04-09
Applicant: 한국전자통신연구원
Abstract: PURPOSE: A phase locked loop circuit including a voltage controlled oscillator is provided to improve the performance of the entire circuit by securing a wide tuning range without the increase of the number of capacitor banks. CONSTITUTION: A phase comparator(110) detects the phase difference of a reference signal and a phase locked loop feed-back signal. A charge pump(120) and a loop filter(130) successively process the output signal of the phase comparator. The loop filter implements a function as a low pass filter. A voltage controlled oscillator(140) displays different gains according to the conversion of modes. A distributor(150) generates a feed-back signal with a pre-set distributing frequency.
Abstract translation: 目的：提供包括压控振荡器的锁相环电路，通过确保较宽的调谐范围，不增加电容器组的数量来提高整个电路的性能。 构成：相位比较器（110）检测参考信号和锁相环反馈信号的相位差。 电荷泵（120）和环路滤波器（130）连续处理相位比较器的输出信号。 环路滤波器实现了作为低通滤波器的功能。 压控振荡器（140）根据模式的转换显示不同的增益。 分配器（150）产生具有预设分配频率的反馈信号。
-
公开(公告)号：KR1020110067373A
公开(公告)日：2011-06-22
申请号：KR1020090123943
申请日：2009-12-14
Applicant: 한국전자통신연구원
CPC classification number: G06K9/4614
Abstract: PURPOSE: An apparatus and method for recognizing image are provided to increase the recognition rate with a small amount of operation and quickly and accurately recognize an object by classifying the input image into True/False on the basis of the threshold value for the True and False image. CONSTITUTION: A characteristic detecting part(300A) inputs the value obtained by using an x / y- axis coordinate value, an axis gradient, and an x / y- axis gradient into an Haar like filter, and extracts a feature of the input image. An image classification part(300B) classifies the input image into True or False using the feature of the input image and threshold value for the True and False image step by step. The characteristic detecting part includes a gradient generator, an absolute value calculation part, an Haar like filter unit, and a normalization part.
Abstract translation: 目的：提供用于识别图像的装置和方法，以通过少量操作来增加识别率，并且基于真假的阈值将输入图像分类为真/假来快速准确地识别对象 图片。 构成：特征检测部（300A）将通过使用x / y轴坐标值，轴渐变和x / y轴梯度获得的值输入到Haar类滤波器中，并提取输入图像的特征 。 图像分类部分（300B）使用输入图像的特征和用于真实和虚假图像的阈值逐步将输入图像分类为True或False。 特征检测部分包括梯度发生器，绝对值计算部分，Haar滤波器单元和归一化部分。
-
公开(公告)号：KR100974882B1
公开(公告)日：2010-08-11
申请号：KR1020070099082
申请日：2007-10-02
Applicant: 한국전자통신연구원
IPC: H03G3/20
CPC classification number: H03F3/45973 , H03F1/02 , H03F3/005 , H03F3/45475 , H03F2203/45136 , H03F2203/45514 , H04N5/335 , H04N5/378
Abstract: 본 발명은 증폭기를 공유하는 이중 CDS/PxGA(Correlated Double Sampling/Pixel Gain Amplifier) 회로에 관한 것으로, 특히 커패시턴스에 기반하여 증폭기의 이득을 조정하는 이중 CDS/PxGA 회로에 관한 것이다. 본 발명에 따른 이중 CDS/PxGA 회로는 제 1 픽셀의 리셋 준위 및 데이터 준위를 샘플링하는 제 1 샘플링부; 제 2 픽셀의 리셋 준위 및 데이터 준위를 샘플링하는 제 2 샘플링부; 및 상기 제 1 샘플링부 및 상기 제 2 샘플링부로부터 샘플링 값을 수신하고 상기 샘플링 값을 이용하여 상기 제 1픽셀의 출력신호 및 상기 제 2 픽셀의 출력신호를 계산하고 증폭하여 출력하는 연산증폭기를 포함하고, 상기 연산증폭기의 이득은 상기 제 1 샘플링부 및 상기 제 2 샘플링부에 포함된 커패시터의 커패시턴스에 기반하여 결정된다. 본 발명은 이중 CDS/PxGA 구조를 사용함으로써 연산증폭기의 속도를 감소시키고, 연산증폭기를 공유하여 전력소모를 줄이며, 커패시터 배열을 사용하여 커패시턴스를 조정함으로써 넓은 범위의 가변 이득을 얻을 수 있다.
CDS/PxGA, 커패시터 배열, 증폭기 공유-
Patent Agency Ranking
公开(公告)号：KR1020100072976A
公开(公告)日：2010-07-01
申请号：KR1020080131549
申请日：2008-12-22
Applicant: 한국전자통신연구원
CPC classification number: H03F3/45475 , H03F2203/45528 , H03F2203/45591
Abstract: PURPOSE: A gain control device capable of dB-linear gain control at an analog circuit and an amplifier according to that are provided to independently control the dB-linear gain by controlling gain as dB-linearly according to linear change of resistance value of variable resistance. CONSTITUTION: A gain control unit(400) is comprised of a first input resistive unit(410) and a second input resistive unit(420). The first input resistive unit is comprised of a first variable register and the linearly changeable first fix resistance. The first variable register is connected between the input signal and virtual ground node of amount. The first fix resistance is connected to the input signal and virtual ground node of the negative principle in nature. The second input resistive unit is comprised of the second variable resistance and the linearly changeable second fixed resistance. The second variable resistance is connected between the input signal and virtual ground node of said the negative principle in nature. The second fixed resistance is connected to the input signal and virtual ground node of amount.
Abstract translation: 目的：根据模拟电路和放大器能够进行dB线性增益控制的增益控制装置，用于根据可变电阻的电阻值的线性变化将增益控制为dB线性来独立控制dB线性增益 。 构成：增益控制单元（400）包括第一输入电阻单元（410）和第二输入电阻单元（420）。 第一输入电阻单元由第一可变寄存器和可线性可变的第一固定电阻组成。 第一个可变寄存器连接在输入信号和虚拟接地节点之间。 第一固定电阻连接到本质上负的原理的输入信号和虚拟接地节点。 第二输入电阻单元包括第二可变电阻和可线性可变的第二固定电阻。 第二个可变电阻连接在输入信号和虚拟接地节点之间的所述负性原理。 第二固定电阻连接到输入信号和虚拟接地节点。
-
57.发明公开
公开(公告)号：KR1020100056072A
公开(公告)日：2010-05-27
申请号：KR1020080115049
申请日：2008-11-19
Applicant: 한국전자통신연구원
CPC classification number: H02M1/08 , H02M2001/0032 , Y02B70/16
Abstract: PURPOSE: A switching circuit using a dynamic threshold voltage device and a low area high efficiency DC-DC converter for a mobile unit including the same uses are provided to minimize a conduction loss in action mode by using a DT-CMOS transistor in which has threshold voltage it dynamics as the switching element. CONSTITUTION: A switching circuit(200) comprises a normal mode action unit(210) acting in normal mode and a standby mode operation unit(230) acting in hold mode. The normal mode action unit includes a first DT-CMOS transistor(Q1) and a second DT-CMOS transistor(Q2) with dynamic threshold voltage, and a first MOS transistor(M21) and a second MOS transistor(M22) in which are connected to diode. The standby mode operation unit comprises the first, second inverter and a third, and a forth MOS transistor. In a gate of the first DT-CMOS transistor, the source of the first MOS transistor is connected.
Abstract translation: 目的：提供使用动态阈值电压装置和低面积高效率DC-DC转换器的开关电路，用于包含相同用途的移动单元，以通过使用具有阈值的DT-CMOS晶体管来最小化动作模式下的导通损耗 将其动态电压作为开关元件。 构成：切换电路（200）包括作用于正常模式的正常模式动作单元（210）和作用于保持模式的待机模式操作单元（230）。 正常模式动作单元包括具有动态阈值电压的第一DT-CMOS晶体管（Q1）和第二DT-CMOS晶体管（Q2），以及连接有第一MOS晶体管（M21）和第二MOS晶体管（M22）的第一MOS晶体管 到二极管。 待机模式操作单元包括第一，第二反相器和第三和第四MOS晶体管。 在第一DT-CMOS晶体管的栅极中，连接第一MOS晶体管的源极。
-
公开(公告)号：KR100898914B1
公开(公告)日：2009-05-27
申请号：KR1020070077314
申请日：2007-08-01
Applicant: 한국전자통신연구원
IPC: H03M1/12
CPC classification number: H03M1/1245 , H03M1/002 , H03M1/44
Abstract: 본 발명은 파이프라인 아날로그-디지털 변환기(Pipeline analog to digital converter, 이하 '파이프라인 ADC'라 한다)를 제어하는 방법에 관한 것으로서, 보다 상세하게는 전단 샘플-앤-홀드 증폭기(Front-end sample-and-hold amplifier, 이하 '전단 SHA'라 한다)를 사용하지 않는 파이프라인 ADC에서 발생하는 샘플링 부정합(Sampling mismatch)을 최소화하기 위해 샘플링 시점을 제어하는 방법에 관한 것이다. 본 발명에 따른 파이프라인 아날로그-디지털 변환기 제어 방법은, 제 1 스테이지에 포함된 아날로그-디지털 변환기 및 잔류신호 생성기가 아날로그 입력신호를 동시에 샘플링하여 각각 제 1 샘플링 값 및 제 2 샘플링 값을 생성하는 단계; 상기 잔류신호 생성기가 상기 제 2 샘플링 값을 홀딩하는 동시에 상기 아날로그-디지털 변환기는 상기 제 1 샘플링 값을 증폭하여 대응하는 디지털 코드로 변환하는 단계; 및 상기 잔류신호 생성기가 상기 디지털 코드를 이용하여 잔류신호를 생성하는 단계로 구성된다. 본 발명은 파이프라인 ADC에서 전단 SHA를 제거함에 따라 발생하는 샘플링 부정합을 최소화함으로써, 전단 SHA를 사용하지 않고도 안정적인 성능을 보장할 수 있다. 이로 인해, 본 발명은 전단 SHA를 사용하지 않음으로써 칩 면적 및 전력 소모를 절감하고, 전체 파이프라인 ADC의 성능을 향상시킬 수 있다.
아날로그-디지털 변환기, ADC, MDAC, 샘플링 부정합, SHA-
公开(公告)号：KR1020090050204A
公开(公告)日：2009-05-20
申请号：KR1020070116509
申请日：2007-11-15
Applicant: 한국전자통신연구원 , 한양대학교 산학협력단
IPC: G05F3/24
CPC classification number: G05F3/30
Abstract: 본 발명은 저전압 고정밀도 밴드갭 기준전압 발생기에 관한 것으로, 본 발명에 따른 저전압 고정밀도 밴드갭 기준전압 발생기는, 바이폴라 트랜지스터에 저항을 각각 병렬로 연결하여 전압 강하 폭을 최소화하고, 출력단의 저항을 변화시켜 온도변수가 제로의 값을 갖도록 함으로써, 낮은 전원전압에서도 온도변화에 무관한 안정된 기준전압을 제공할 수 있는 것을 특징으로 한다. 또한, 본 발명에 따른 저전압 고정밀도 밴드갭 기준전압 발생기는, 피드백 증폭기의 입출력단에서 입력 전압 및 출력 전압의 스위칭을 통해 오프셋 노이즈로 인한 기준전압의 변화율을 최소화함으로써 정확한 기준전압을 제공할 수 있는 것을 특징으로 한다.
저전압, 기준전압, 트랜지스터, 저항, 전압 변조, 스위칭Abstract translation: 本发明是一种低电压高的精度，根据本发明，分别并联连接在双极晶体管，以尽量减少在宽度方向上的电压降的电阻，和输出电阻的低电压高精密带隙参考电压生成器通过还涉及一种带隙基准电压发生器 通过使温度可变为零值，即使在低电源电压下也可以提供与温度变化无关的稳定的参考电压。 此外，低电压高精密带隙参考电压根据本发明发生器能够提供一个精确的基准电压时，通过最小化由于所述基准电压的变化，以从输入电压中的反馈放大器的输出端子的切换，并且输出电压的偏移噪声的速率的 和被表征。
-
60.发明公开동적 소자 정합 방법 및 이를 이용한 멀티-비트디지털-아날로그 변환기, 상기 멀티-비트 디지털-아날로그변환기를 구비한 델타-시그마 변조기 및 델타-시그마디지털-아날로그 변환기 失效用于匹配动态元件和使用其的多位数字模拟转换器的方法，包括多位数字模拟转换器的DELTA-SIGMA调制器和DELTA-SIGMA数字模拟转换器
公开(公告)号：KR1020090047887A
公开(公告)日：2009-05-13
申请号：KR1020070113966
申请日：2007-11-08
Applicant: 한국전자통신연구원
CPC classification number: H03M1/0665 , H03M1/74 , H03M3/464 , H03M3/502
Abstract: Provided are a dynamic element-matching method, a multi-bit Digital-to-Analog Converter (DAC), and a delta-sigma modulator with the multi-bit DAC and delta-sigma DAC with the multi-bit DAC. The dynamic element-matching method relates to preventing periodic signal components (in-band tones) from being generated from a delta-sigma modulator of a delta-sigma Analog-to-Digital Converter (ADC) and a multi-bit DAC used in a delta-sigma DAC. Unit elements are selected in a new sequence according to a simple algorithm every time that each of unit elements is selected once, and thus the unit elements are not periodically used. Consequently, it is possible to prevent in-band tones caused by a conventional Data Weighted Averaging (DWA) algorithm.
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.029 seconds)
