公开(公告)号：KR1020060089818A

公开(公告)日：2006-08-09

申请号：KR1020050010587

申请日：2005-02-04

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  남우진

IPC: G09G3/30

CPC classification number: G09G3/3233 ,  G09G2300/0426 ,  G09G2300/0465

Abstract: 본 발명은 유기발광표시장치에 관한 것으로, 특히 전원공급용 배선이 차지하는 면적에 기인한 개구율 감소로 인한 유기발광소자의 열화를 방지하는 유기발광소자의 화소구조에 관한 것이다. 본 발명에 따른 유기발광소자의 화소구조는 제1 방향으로 형성되며, 데이터전압을 전달하는 데이터 라인과; 상기 제1 방향과 교차되는 제2 방향으로 형성되며, 스캔 신호를 전달하는 다수의 스캔 라인과; 상기 데이터 라인과 다수의 스캔 라인에 의해 정의되는 각 화소를 선택하도록 형성된 각각의 스위칭 트랜지스터와; 상기 데이터 라인으로 인가되는 전압에 따라 해당 전하를 저장하도록 형성된 각각의 커패시터와; 상기 스캔 라인을 통해 전원전압을 공급받도록 상기 스캔 라인과 접속된 각각의 구동 트랜지스터와; 상기 구동 트랜지스터에 흐르는 전류에 의해 발광하는 각각의 유기발광소자(Organic-Light Emitting Diode)를 포함함을 특징으로 한다.
액티브 매트릭스 OLED, 화소, 개구율, 전류밀도

公开(公告)号：KR100575544B1

公开(公告)日：2006-05-03

申请号：KR1020030074585

申请日：2003-10-24

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이민철

IPC: H01L29/786

Abstract: 본 발명은 박막 트랜지스터에 관한 것으로, 특히 다결정 실리콘 박막 트랜지스터의 킹크전류(kink current)를 억제하기 위해 두 개의 게이트 전극을 비대칭적으로 형성하여 드레인 접합에 형성된 홀(hole)이 소스 전극까지 도달하는 것을 억제하여 포화 영역에서 킹크 전류가 억제되는 비대칭 듀얼 게이트를 갖는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
다결정 실리콘, 비대칭 듀얼 게이트, 킹크 전류

公开(公告)号：KR1020050110961A

公开(公告)日：2005-11-24

申请号：KR1020040035944

申请日：2004-05-20

Applicant: 재단법인서울대학교산학협력재단 ,  삼성전자주식회사

Inventor： 유봉현 ,  이재훈 ,  한민구

IPC: G09G3/30

CPC classification number: G09G3/3233 ,  G09G3/3291 ,  G09G2300/043 ,  G09G2300/0819 ,  G09G2300/0842 ,  G09G2300/0861 ,  G09G2320/043

Abstract: 본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 이 표시 장치는 복수의 화소를 포함하며, 각 화소는, 발광 소자, 축전기, 발광 소자에 구동 전류를 공급하는 구동 트랜지스터, 주사 신호에 따라 구동 트랜지스터를 다이오드 연결시키며 데이터 전압을 구동 트랜지스터에 공급하는 제1 스위칭부, 그리고 발광 신호에 따라 구동 전압을 구동 트랜지스터에 공급하고 발광 소자와 축전기를 구동 트랜지스터에 연결하는 제2 스위칭부를 포함한다. 이때 축전기는 제1 스위칭부를 통하여 구동 트랜지스터에 연결되어 데이터 전압과 구동 트랜지스터의 문턱 전압에 의존하는 제어 전압을 저장하고 제2 스위칭부를 통하여 구동 트랜지스터에 연결되어 제어 전압을 구동 트랜지스터에 다시 공급한다. 본 발명에 의하면 구동 트랜지스터와 유기 발광 소자의 문턱 전압이 열화되더라도 이를 보상하여 화질 열화를 방지할 수 있다.

公开(公告)号：KR100505371B1

公开(公告)日：2005-08-04

申请号：KR1020020084147

申请日：2002-12-26

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  정상훈 ,  남우진

IPC: H03K19/0185

Abstract: 본 발명은 저전력 인버터 및 레벨 쉬프터에 관한 것으로, 특히 능동구동 디스플레이의 구동회로 집적을 위해 P-타입 트랜지스터 또는 N-타입 트랜지스터만으로 구현한 저전력 인버터 및 이를 이용한 레벨 쉬프터에 관한 것이다.
본 발명의 저전력 인버터 및 이를 이용한 레벨 쉬프터는 동일한 도전형의 트랜지스터들로 구성되며, 각 트랜지스터의 채널 길이와 폭을 조절하여 클럭 피드-스루 효과가 서로 다르게 나타나도록 함으로써 트랜지스터의 게이트와 소스 사이의 전압 차를 조절하여 클럭신호에 대해 반전된 신호를 출력하는 것을 특징으로 한다. 또한 이러한 반전 신호 출력 특성을 이용하여 저전력 레벨 쉬프터를 구성할 수 있다.

公开(公告)号：KR100463029B1

公开(公告)日：2004-12-23

申请号：KR1020020016135

申请日：2002-03-25

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이유상 ,  김수성 ,  오재근 ,  이승철 ,  최연익

IPC: H01L29/74

Abstract: PURPOSE: A horizontal type thyristor is provided to be capable of improving forward current saturation characteristics and obtaining fast switching characteristics for reducing power consumption at turn-off state. CONSTITUTION: A horizontal type thyristor is provided with a substrate(430), an anode and a cathode formed at the upper portion of the substrate, the first N+ type region(402) formed at the lower portion of the anode, a P+ type region(404a) formed at the lower portion of an FOC(Floating Ohmic Contact), and the second N+ type region(404b) formed at the lower portion of the anode for being electrically connected with the P+ region formed at the lower portion of the FOC. At this time, electrons are flowed from the second N+ type region by flowing holes having the same quantity of the electrons into the P+ type region, according to the principle of charge neutrality.

Abstract translation: 目的：提供一种水平型晶闸管，能够改善正向电流饱和特性并获得快速开关特性，以降低关断状态下的功耗。 本发明公开了一种水平型晶闸管，其包括衬底（430），形成在衬底上部的阳极和阴极，形成在阳极下部的第一N +型区域（402），形成在衬底上的P +型区域 在FOC（浮动欧姆接触）的下部形成的第一N +型区域（404a）和形成在阳极下部的第二N +型区域（404b），用于与在FOC的下部形成的P +区域电连接 。 此时，根据电荷中性原理，通过使具有相同量的电子的空穴流入P +型区域，电子从第二N +型区域流动。

公开(公告)号：KR1020040057407A

公开(公告)日：2004-07-02

申请号：KR1020020084147

申请日：2002-12-26

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  정상훈 ,  남우진

IPC: H03K19/0185

CPC classification number: H03K19/018521 ,  H03K3/356113 ,  H03K19/0013

Abstract: PURPOSE: A low-power inverter and a level shifter using the same are provided to form a level shifter circuit by using only N-type transistors or P-type transistors. CONSTITUTION: A low-power inverter includes a first transistor, a second transistor, a third transistor, a fourth transistor, and a fifth transistor. The first transistor includes a source for receiving the first power and a gate for receiving a clock signal. The second transistor includes a gate connected to a drain of the first transistor and receives the second power. The third transistor includes a gate for receiving the clock signal and a current path formed between the current path of the second transistor and the first power. The fourth transistor includes a gate connected to a connection node between the second and the third transistors and receives the third power. The fifth transistor includes a gate for receiving the clock signal and the current path formed between the first power and the current path of the fourth transistor. A voltage difference between a gate and a source of the second transistor is controlled by forming differently each clock feed-through effect of the first and the third transistors.

Abstract translation: 目的：提供低功率逆变器和使用其的电平移位器，以通过仅使用N型晶体管或P型晶体管形成电平移位器电路。 构成：低功率逆变器包括第一晶体管，第二晶体管，第三晶体管，第四晶体管和第五晶体管。 第一晶体管包括用于接收第一功率的源和用于接收时钟信号的栅极。 第二晶体管包括连接到第一晶体管的漏极并接收第二功率的栅极。 第三晶体管包括用于接收时钟信号的栅极和形成在第二晶体管的电流路径与第一功率之间的电流路径。 第四晶体管包括连接到第二和第三晶体管之间的连接节点的栅极，并接收第三功率。 第五晶体管包括用于接收时钟信号的栅极和形成在第四晶体管的第一功率和电流路径之间的电流路径。 通过不同地形成第一和第三晶体管的每个时钟馈通效应来控制第二晶体管的栅极和源极之间的电压差。

公开(公告)号：KR1020040025344A

公开(公告)日：2004-03-24

申请号：KR1020020057281

申请日：2002-09-19

Applicant: 재단법인서울대학교산학협력재단

Inventor： 이재훈 ,  남우진 ,  박기찬 ,  문국철 ,  정상훈 ,  한민구

IPC: G09G3/20

CPC classification number: G09G3/3225 ,  G09G3/3266 ,  G09G3/3283

Abstract: PURPOSE: A pixel structure of an active matrix O-LED(Organic Light Emitting Device) is provided to have a uniform light emission characteristics by compensating nonuniform electrical characteristics of a TFT device between pixels. CONSTITUTION: The first and the second switching device select a driving pixel by a scan signal applied from the external, and receive a data current. A capacitor(65) stores charges by a control current applied by the first and the second switching device. The third switching device is selected by the first and the second switching device and writes a data current, and an external power is applied to the third switching device. And a driving device is constituted with a mirror structure with the third switching device, and receives a voltage by the charges stored in the capacitor and applies a current to a corresponding pixel.

Abstract translation: 目的：提供有源矩阵O-LED（有机发光器件）的像素结构，以通过补偿像素之间的TFT器件的不均匀电特性来具有均匀的发光特性。 构成：第一和第二开关器件通过从外部施加的扫描信号来选择驱动像素，并接收数据电流。 电容器65通过由第一和第二开关器件施加的控制电流来存储电荷。 第三开关装置由第一开关装置和第二开关装置选择，并写入数据电流，并且向第三开关装置施加外部电力。 并且驱动装置由具有第三开关装置的反射镜结构构成，并且通过存储在电容器中的电荷接收电压并向相应的像素施加电流。

公开(公告)号：KR100409233B1

公开(公告)日：2003-12-18

申请号：KR1020000064166

申请日：2000-10-31

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  전재홍 ,  이민철

IPC: G02F1/136

Abstract: PURPOSE: A method of fabricating a polysilicon thin film transistor using excimer laser annealing is provided to increase the grain size of a channel of a polysilicon thin film transistor and orderly arrange grain boundaries in order to reduce grain boundary density in the channel. CONSTITUTION: An amorphous silicon thin film is formed on a wafer on which an oxide layer is formed or a glass substrate. A photoresist pattern is formed on a portion of the amorphous silicon thin film, corresponding to a channel region, and impurity ions are implanted into the amorphous silicon thin film. An aluminum thin film pattern is selectively formed on the portion of the amorphous silicon thin film other than the channel region. Excimer laser is irradiated on the amorphous silicon thin film to change the film into a polysilicon thin film. The aluminum pattern is removed and excimer laser is irradiated on the polysilicon thin film to activate the implanted impurity ions. A gate insulating layer is formed on the polysilicon active layer. A gate is formed on the gate insulating layer.

Abstract translation: 目的：提供一种使用准分子激光退火制造多晶硅薄膜晶体管的方法，以增加多晶硅薄膜晶体管的沟道的晶粒尺寸并有序地排列晶界，以便降低沟道中的晶界密度。 构成：在其上形成氧化物层的晶片或玻璃衬底上形成非晶硅薄膜。 在对应于沟道区的部分非晶硅薄膜上形成光致抗蚀剂图案，并将杂质离子注入到非晶硅薄膜中。 在沟道区以外的部分非晶硅薄膜上选择性地形成铝薄膜图案。 准分子激光照射在非晶硅薄膜上以将薄膜变成多晶硅薄膜。 去除铝图案并在多晶硅薄膜上照射准分子激光以激活注入的杂质离子。 在多晶硅有源层上形成栅极绝缘层。 栅极形成在栅极绝缘层上。

公开(公告)号：KR1020020071574A

公开(公告)日：2002-09-13

申请号：KR1020010011687

申请日：2001-03-07

Applicant: 재단법인서울대학교산학협력재단

Inventor： 한민구 ,  최연익 ,  김두영 ,  임무섭 ,  이유상 ,  오재근 ,  전병철

IPC: H01L29/78

Abstract: PURPOSE: An SOI(Silicon On Insulator) LDMOSFET(Lateral Double Diffused Metal Oxide Semiconductor Field Effect Transistor) is provided to improve trade-off characteristics of a breakdown voltage and an on-resistance by using a vacuum layer as a buried layer. CONSTITUTION: An SOI LDMOSFET comprises a source electrode(41), a drain electrode(43), a gate electrode(42), a P-body(32) and an N-drift region(30). At this time, a buried layer having a vacuum layer in a defined portion is formed under the P-body(32) and the N-drift region(30). At this time, the buried layer comprises a buried vacuum layer(61) formed with the vacuum layer and a buried oxidation layer(62) formed with an oxidation layer.

Abstract translation: 目的：提供SOI（绝缘体上硅）LDMOSFET（横向双扩散金属氧化物半导体场效应晶体管），通过使用真空层作为掩埋层来提高击穿电压和导通电阻的折衷特性。 构成：SOI LDMOSFET包括源电极（41），漏电极（43），栅电极（42），P体（32）和N漂移区（30）。 此时，在P体（32）和N漂移区（30）的下方形成具有限定部分的真空层的掩埋层。 此时，埋层包括由真空层形成的掩埋真空层（61）和形成有氧化层的掩埋氧化层（62）。

公开(公告)号：KR101254652B1

公开(公告)日：2013-04-15

申请号：KR1020060062935

申请日：2006-07-05

Applicant: 삼성디스플레이 주식회사 ,  재단법인서울대학교산학협력재단

Inventor： 한민구 ,  이혜진 ,  남우진 ,  박기찬

IPC: G09G3/36 ,  G09G3/20 ,  G02F1/133 ,  H02M3/18

CPC classification number: H02M3/073 ,  G09G3/3611 ,  G09G3/3648 ,  G09G3/3696 ,  G09G2300/0408 ,  G09G2300/0426 ,  G09G2330/02

Abstract: 직류/직류 컨버팅 회로, 이를 갖는 표시장치 및 이의 구동방법에서, 챠지 펌핑부는 외부로부터 입력전압, 제1 및 제2 클럭을 입력받아 입력전압으로부터 제1 및 제2 클럭의 하이전압만큼 펌핑된 제1 및 제2 전압을 제1 및 제2 노드에 출력한다. 출력부는 챠지 펌핑부의 제1 및 제2 노드에 연결되고, 레벨 부스팅부는 제1 및 제2 클럭에 응답하여 챠지 펌핑부를 턴-온 또는 턴-오프시킨다. 제2 노드의 전위에 의하여 제1 클럭의 하이구간동안 출력부는 출력단자에 챠지 펌핑부로부터의 제1 전압을 출력하고, 제1 노드의 전위에 의하여 제2 클럭의 하이구간동안 출력부는 출력단자에 챠지 펌핑부로부터의 제2 전압을 출력한다. 따라서, 제1 및 제2 클럭이 스윙하는 동안 출력단자에는 입력전압보다 2배이상으로 큰 출력전압이 출력될 수 있다.