公开(公告)号：DE102012217500A1

公开(公告)日：2013-04-18

申请号：DE102012217500

申请日：2012-09-27

Applicant: IBM

Inventor： CHAE YOUNG T ,  HONG AUGUSTIN J ,  KIM JEEHWAN ,  LEE YOUNG M ,  SADANA DEVENDRA K

IPC: H01L31/058 ,  H01L31/075

Abstract: Der elektrische Wirkungsgrad eines Photovoltaik-Thermie-Systems kann bei einer Verschlechterung aufgrund von Lichteinwirkung durch Tempern einer Photovoltaik-Thermie-Zelle bei einer erhöhten Temperatur wiederhergestellt werden. Die erhöhte Temperatur an der Photovoltaik-Thermie-Zelle kann durch Umleiten des Flusses eines Wärmeaustauschfluids bereitgestellt werden, um eine Wärmetauschereinheit zu umgehen. Eine Kesseleinheit kann eingesetzt werden, um eine zusätzliche Erwärmung des Wärmeaustauschfluids während der Temperung bereitzustellen. Des Weiteren kann eine Abdeckung mit variabler Anordnung über einer Vorderfläche der Photovoltaik-Thermie-Zelle bereitgestellt werden, um eine Belüftung über der Vorderfläche zu steuern. Während des Temperns kann die Position der Abdeckung mit variabler Anordnung so eingestellt werden, dass Wärme über der Vorderfläche eingefangen wird und die Tempertemperatur weiter erhöht wird.

公开(公告)号：DE102012210227A8

公开(公告)日：2013-03-07

申请号：DE102012210227

申请日：2012-06-18

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  FOGEL KEITH E ,  LAURO PAUL A ,  SADANA DEVENDRA K ,  SHAHRJERDI DAVOOD ,  CORTES NORMA EDITH SOSA

IPC: H01L21/304

公开(公告)号：DE102012213649A1

公开(公告)日：2013-02-28

申请号：DE102012213649

申请日：2012-08-02

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  FOGEL KEITH E ,  LAURO PAUL A ,  LIU XIAO HU ,  SADANA DEVENDRA K

IPC: H01L21/84 ,  H01L27/12

Abstract: Ein Ablösungsverfahren umfasst das Aufbringen einer Stressorschicht auf die Oberfläche eines Basissubstrats und das Kontaktieren der Stressorschicht mit einer planaren Übertragungsoberfläche. Die planare Übertragungsoberfläche wird anschließend entlang einer Ebene bewegt, die parallel zu der oberen Oberfläche des Basissubstrats ist und gegenüber dieser einen vertikalen Versatz aufweist. Die planare Übertragungsoberfläche wird in einer Richtung von einem ersten Rand des Basissubstrats zu einem gegenüberliegenden zweiten Rand des Basissubstrats bewegt, um das Basissubstrat zu spalten und einen abgelösten Teil des Basissubstrats auf die planare Übertragungsoberfläche zu übertragen. Der vertikale Versatz zwischen der Ebene, entlang der die planare Übertragungsoberfläche bewegt wird, und der oberen Oberfläche des Basissubstrats ist ein feststehender Abstand. Der feststehende Abstand des vertikalen Versatzes sorgt für eine einheitliche Ablösekraft. Ein Ablösungsverfahren, das eine Übertragungswalze enthält, wird ebenfalls beschrieben.

公开(公告)号：DE102012212184A1

公开(公告)日：2013-01-31

申请号：DE102012212184

申请日：2012-07-12

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  HEKMATSHOARTABARI BAHMAN ,  SADANA DEVENDRA K ,  SHAHRJERDI DAVOOD

IPC: H01L31/18 ,  H01L31/0693 ,  H01L31/072

Abstract: Es werden Solarzellenstrukturen bereitgestellt, die durch epitaxiales Wachstum von Silicium auf einer Gruppe-III/V-Substratschicht bei niedrigen Temperaturen einen höheren Wirkungsgrad beim Sammeln von Ladungsträgern aufweisen. Außerdem beinhaltet eine Solarzellenstruktur mit einer verbesserten Leerlaufspannung eine Gruppe-III/V-Emitterschicht mit dünner Grenzschicht, die durch epitaxiale Beschichtung oder Diffusion gebildet wird und auf die anschließend durch epitaxiale Beschichtung SixGe1-x absiviert wird.

公开(公告)号：DE102012210875A1

公开(公告)日：2013-01-03

申请号：DE102012210875

申请日：2012-06-26

Applicant: IBM

Inventor： FOGEL KEITH E ,  HONG AUGUSTIN J ,  KIM JEEHWAN ,  SADANA DEVENDRA K

IPC: H01L31/18 ,  H01L31/0224

Abstract: Eine Photovoltaikeinheit und ein Verfahren beinhalten Bilden einer Vielzahl von Säulenstrukturen in einem Substrat, Bilden einer ersten Elektrodenschicht auf den Säulenstrukturen und Bilden eines durchgehenden Photovoltaikstapels einschließlich einer n-leitenden Schicht, einer p-leitenden Schicht und einer intrinsischen Schicht auf der ersten Elektrode. Eine zweite Elektrodenschicht wird über dem Photovoltaikstapel abgeschieden, so dass in der zweiten Elektrodenschicht zwischen den Säulenstrukturen Lücken oder Spalten auftreten. Die zweite Elektrodenschicht wird nass geätzt um die Lücken und Spalten zu öffnen und die zweite Elektrodenschicht zu reduzieren, um eine dreidimensionale Elektrode mit im Wesentlichen gleichmäßiger Dicke über dem 3D-Photovoltaikstapel zu bilden.

公开(公告)号：DE102012210227A1

公开(公告)日：2013-01-03

申请号：DE102012210227

申请日：2012-06-18

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  FOGEL KEITH E ,  LAURO PAUL A ,  SADANA DEVENDRA K ,  SHAHRJERDI DAVOOD ,  CORTES NORMA EDITH SOSA

IPC: H01L21/304

Abstract: Es wird ein Verfahren bereitgestellt, um den randbezogenen Substratbruch beim Abblättern mithilfe eines Randausschlussbereichs zu minimieren, wo die spannungserzeugende Schicht entweder nicht vorhanden ist (bei der Beschichtung ausgeschlossen oder danach entfernt wurde) oder zwar vorhanden ist, aber im Ausschlussbereich nicht erheblich an der Substratfläche haftet. In einer Ausführungsform umfasst das Verfahren das Formen eines Randausschlussmaterials auf einer Oberseite und in der Nähe eines Rands eines Grundsubstrats. Eine spannungserzeugende Schicht wird dann auf freiliegenden Abschnitten der Oberseite des Grundsubstrats und über dem Randausschlussmaterial geformt. Dann wird ein Teil des Grundsubstrats, der unter der spannungserzeugenden Schicht liegt und nicht vom Randausschlussmaterial bedeckt wird, abgeblättert.

公开(公告)号：DE602004007940D1

公开(公告)日：2007-09-13

申请号：DE602004007940

申请日：2004-09-10

Applicant: IBM

Inventor： BEDELL STEPHEN W ,  CHOE KWANG SU ,  FOGEL KEITH F ,  SADANA DEVENDRA K

IPC: H01L21/00 ,  C22F1/10 ,  H01L21/20 ,  H01L21/762

Abstract: A simple and direct method of forming a SiGe-on-insulator that relies on the oxidation of a porous silicon layer (or region) that is created beneath a Ge-containing layer is provided. The method includes the steps of providing a structure comprising a Si-containing substrate having a hole-rich region formed therein and a Ge-containing layer atop the Si-containing substrate; converting the hole-rich region into a porous region; and annealing the structure including the porous region to provide a substantially relaxed SiGe-on-insulator material.

公开(公告)号：AU2003237320A8

公开(公告)日：2003-12-19

申请号：AU2003237320

申请日：2003-06-03

Applicant: IBM

Inventor： SADANA DEVENDRA K ,  NOWAK EDWARD J ,  RAINEY BETH ANN ,  FRIED DAVID M

IPC: H01L27/088 ,  H01L21/265 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/786 ,  H01L21/8232

Abstract: The present invention thus provides a device structure and method for forming fin Field Effect Transistors (FETs) that overcomes many of the disadvantages of the prior art. Specifically, the device structure and method provides the ability to form finFET devices from bulk semiconductor wafers while providing improved wafer to wafer device uniformity. Specifically, the method facilitates the formation of finFET devices from bulk semiconductor wafers with improved fin height control. Additionally, the method provides the ability to form finFETs from bulk semiconductor while providing isolation between fins and between the source and drain region of individual finFETs. Finally, the method can also provide for the optimization of fin width. The device structure and methods of the present invention thus provide the advantages of uniform finFET fabrication while using cost effect bulk wafers.

公开(公告)号：AU2003237320A1

公开(公告)日：2003-12-19

申请号：AU2003237320

申请日：2003-06-03

Applicant: IBM

Inventor： FRIED DAVID M ,  NOWAK EDWARD J ,  RAINEY BETH ANN ,  SADANA DEVENDRA K

IPC: H01L27/088 ,  H01L21/265 ,  H01L21/336 ,  H01L21/8234 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/786

Abstract: The present invention thus provides a device structure and method for forming fin Field Effect Transistors (FETs) that overcomes many of the disadvantages of the prior art. Specifically, the device structure and method provides the ability to form finFET devices from bulk semiconductor wafers while providing improved wafer to wafer device uniformity. Specifically, the method facilitates the formation of finFET devices from bulk semiconductor wafers with improved fin height control. Additionally, the method provides the ability to form finFETs from bulk semiconductor while providing isolation between fins and between the source and drain region of individual finFETs. Finally, the method can also provide for the optimization of fin width. The device structure and methods of the present invention thus provide the advantages of uniform finFET fabrication while using cost effect bulk wafers.

公开(公告)号：DE102013207490B4

公开(公告)日：2022-11-17

申请号：DE102013207490

申请日：2013-04-25

Applicant: IBM

Inventor： CHEN TZE-CHIANG ,  HONG AUGUSTIN J ,  KIM JEEHWAN ,  SADANA DEVENDRA K

IPC: H01L31/18 ,  C23C16/50 ,  H01L31/036

Abstract: Verfahren zum Bilden einer Photovoltaikeinheit (100), aufweisend:Bereitstellen eines Substrats (102); undAbscheiden einer Pufferschicht (105) zwischen einer transparenten Elektrode (104), die auf dem Substrat (102) ausgebildet ist, und einer p-leitenden Schicht (106) eines Photovoltaikstapels (106, 110, 112), wobei das Abscheiden der Pufferschicht (105) die Schritte umfasst:Durchführen einer Blitzabscheidung mit einer hohen Leistung von etwa 100 W/cm2zum Abscheiden eines ersten Teils (116) der Pufferschicht (105), um ein Kristallinitätsniveau und Leitfähigkeit der Pufferschicht (105) zu erhöhen; undDurchführen einer Abscheidung mit niedriger Leistung zum Abscheiden eines zweiten Teils der Pufferschicht (105) und zum Erhalten einer stärker amorphen Form, wobei der erste Teil (116) der Pufferschicht (105) an die p-leitende Schicht (106) angrenzt und der zweite Teil der Pufferschicht (105) an die transparente Elektrode (104) angrenzt, und wobei die Pufferschicht (105) einen Dotierstoff des p-Typs aufweist.