-
公开(公告)号:DE102012206482A1
公开(公告)日:2012-11-15
申请号:DE102012206482
申请日:2012-04-19
Applicant: IBM
Inventor: KIM JEE HWAN , CHENG CHENG-WEI , CORTES NORMA EDITH SOSA , SHIU KUEN-TING , BEDELL STEPHEN W , SADANA DEVENDRA K
IPC: H01L31/0725 , H01L21/58 , H01L31/0735 , H01L31/18
Abstract: Eine Photovoltaikeinheit und ein Herstellungsverfahren umfassen Mehrfachübergangszellen, wobei jede Zelle ein Material aufweist, das unabhängig von dem anderen aufgewachsen ist, und wobei die Materialien unterschiedliche Bandlückenenergien aufweisen. Zwischen den Zellen befindet sich eine Grenzfläche, und diese ist dafür konfiguriert, die Zellen durch Wafer-Verbindung zu verbinden, wobei die Zellen dafür konfiguriert sind, ohne Rücksicht auf Gitterfehlanpassung benachbart zu sein.
-
公开(公告)号:GB2492444B
公开(公告)日:2013-08-14
申请号:GB201208147
申请日:2012-05-10
Applicant: IBM
Inventor: BEDELL STEPHEN , FOGEL KEITH , LAURO PAUL , CORTES NORMA EDITH SOSA , SHAHRJERDI DAVOOD , SADANA DEVENDRA
IPC: H01L31/18
-
3.
公开(公告)号:DE102012210227A8
公开(公告)日:2013-03-07
申请号:DE102012210227
申请日:2012-06-18
Applicant: IBM
Inventor: BEDELL STEPHEN W , FOGEL KEITH E , LAURO PAUL A , SADANA DEVENDRA K , SHAHRJERDI DAVOOD , CORTES NORMA EDITH SOSA
IPC: H01L21/304
-
4.
公开(公告)号:DE102012210227A1
公开(公告)日:2013-01-03
申请号:DE102012210227
申请日:2012-06-18
Applicant: IBM
Inventor: BEDELL STEPHEN W , FOGEL KEITH E , LAURO PAUL A , SADANA DEVENDRA K , SHAHRJERDI DAVOOD , CORTES NORMA EDITH SOSA
IPC: H01L21/304
Abstract: Es wird ein Verfahren bereitgestellt, um den randbezogenen Substratbruch beim Abblättern mithilfe eines Randausschlussbereichs zu minimieren, wo die spannungserzeugende Schicht entweder nicht vorhanden ist (bei der Beschichtung ausgeschlossen oder danach entfernt wurde) oder zwar vorhanden ist, aber im Ausschlussbereich nicht erheblich an der Substratfläche haftet. In einer Ausführungsform umfasst das Verfahren das Formen eines Randausschlussmaterials auf einer Oberseite und in der Nähe eines Rands eines Grundsubstrats. Eine spannungserzeugende Schicht wird dann auf freiliegenden Abschnitten der Oberseite des Grundsubstrats und über dem Randausschlussmaterial geformt. Dann wird ein Teil des Grundsubstrats, der unter der spannungserzeugenden Schicht liegt und nicht vom Randausschlussmaterial bedeckt wird, abgeblättert.
-
公开(公告)号:GB2491930B
公开(公告)日:2013-10-02
申请号:GB201206430
申请日:2012-04-12
Applicant: IBM
Inventor: CHENG CHENG-WEI , BEDELL STEPHEN , SHIU KUEN-TING , SADANA DEVENDRA , CORTES NORMA EDITH SOSA
IPC: H01L21/762 , H01L31/18
-
公开(公告)号:GB2492444A
公开(公告)日:2013-01-02
申请号:GB201208147
申请日:2012-05-10
Applicant: IBM
Inventor: BEDELL STEPHEN , FOGEL KEITH , LAURO PAUL , CORTES NORMA EDITH SOSA , SHAHRJERDI DAVOOD , SADANA DEVENDRA
IPC: H01L31/18
Abstract: A method to minimize edge-related substrate breakage during spalling using an edge-exclusion region (14) where the stressor layer (16) is either non-present (excluded either during deposition or removed afterwards) or present but significantly non-adhered to the substrate surface in the exclusion region is provided. In a preferred embodiment of the present invention, the method includes forming an edge exclusion material (14) on an upper surface and near an edge of a base substrate (10â â ). A stressor layer (16) is then formed on exposed portions of the upper surface of the base substrate (10â â ) and atop the edge exclusion material (14). A portion (10â ) of the base substrate that is located beneath the stressor layer and which is not covered by the edge exclusion material is then spalled and separated from the bulk of the substrate. The material is removed from the substrate by stresses caused by the stressor layer. An adhesive layer (15) can be formed between the substrate and stressor layer. This method improves the reusability of the substrate.
-
公开(公告)号:GB2491930A
公开(公告)日:2012-12-19
申请号:GB201206430
申请日:2012-04-12
Applicant: IBM
Inventor: CHENG CHENG-WEI , BEDELL STEPHEN , SHIU KUEN-TING , SADANA DEVENDRA , CORTES NORMA EDITH SOSA
IPC: H01L21/762 , H01L31/18
Abstract: A method of removing a semiconductor device layer from a base substrate comprising providing a crack propagation layer 12 on an upper surface of a base substrate 10; a semiconductor device layer 14 including at least one semiconductor device is formed on the crack propagation layer 12; etching the end portions of the crack propagation layer 12 to initiate a crack in the crack propagation layer 12; the etched crack propagation layer 15 is then cleaved to provide a cleaved crack propagation layer portion to a surface of the semiconductor device layer 14 and another cleaved crack propagation layer portion to the upper surface of the base substrate 10; the cleaved crack propagation layer portion is removed from the surface of the semiconductor device layer 14 and the another cleaved crack propagation layer portion is removed from the upper surface of the base substrate 10. Prior to etching the crack propagation layer 12, a stressor 16 may be applied to the device layer; the stressor 16 may further be bonded to a polymer support 18. The present method allows for cleaving of a semiconductor device layer 14 from a substrate 10 at a controlled location.
-
-
-
-
-
-