Abstract:
PURPOSE: A fluid simulation method and a recording medium performing the same are provided to increase a degree which velocity momentum is satisfied, thereby overcoming instability of a lattice Boltzmann model. CONSTITUTION: Space in which fluid flows is become dioxide by a lattice of a regular interval(S10). It assumes that particles of the fluid repetitively move and collide on the lattice(S20). Maxwell-Boltzmann distribution is compared with n-th velocity momentum of Maxwell-Boltzmann distribution with dioxide. A linear polynomial equation is induced(S30). A weight coefficient corresponding to a discrete velocity of the particles of the fluid is calculated(S40). [Reference numerals] (AA) Start; (BB) End; (S10) Step for becoming dioxide for a space which fluid flows as a lattice of a regular interval; (S20) Step for assuming that particles of the fluid repetitively move and collide on the lattice; (S30) Step for inducing a linear polynomial equation by comparing Maxwell-Boltzmann distribution and n-th velocity momentum of the Maxwell-Boltzmann distribution with dioxide; (S40) Step for calculating a weight coefficient corresponding to a discrete velocity of the particles of the fluid based on the linear polynomial equation; (S50) Step for drawing a lattice Boltzmann model by using the weight coefficient
Abstract:
PURPOSE: A spin transistor using a dual charge supply layer structure is provided to efficiently control the precession of a spin injected to a channel layer by increasing the potential gradient of a channel. CONSTITUTION: A top cladding layer(2') and a bottom cladding layer(2) are formed with a dual cladding layer composed of an undoped InGaAs layer and an InAlAs layer. A second charge supply layer(4') is arranged on the top cladding layer. An InAs channel layer(1) forms a quantum well by an energy barrier of the top cladding layer and the bottom cladding layer. A buffer layer(5) reduces lattice mismatch between a semi-insulation InP substrate(9) and a first charge supply layer(4). An InAs capping layer(8) prevents the oxidation and denaturalization of a semiconductor.
Abstract:
본 발명은 기판 상에 형성된 자성반도체 박막, 상기 자성반도체 박막 상에 형성된 전도 채널, 상기 전도 채널 상에 형성된 절연막, 상기 전도 채널 양쪽에 형성된 상기 절연막의 일부를 제거하여 형성된 전기적 연결 단자 및 상기 절연막이 형성된 상기 전도 채널 상에 형성된 나노자성체 어레이 구조를 포함하는 것을 특징으로 하는 자성반도체/나노자성체 하이브리드형 스핀 소자 및 그 제조 방법에 관한 것이다. 본 발명에 의해, 전자의 스핀 특성을 제어함으로써 내부 저항 제어가 가능한 독특한 물성의 자성반도체 스핀소자의 개발이 가능할 것으로 기대된다. 나아가 기존의 CMOS 보다 직접도, 스위칭 속도 및 에너지 측면에서 월등히 우수한 메모리 소자의 개발이 가능할 것이다. 자성반도체, 나노자성체, 스핀, 전도 채널, 볼텍스 구조
Abstract:
An electromagnetic noise filter is provided to control a signal blocking frequency band of the electromagnetic noise filter by adjusting the number of windings of an inductor line. An electromagnetic noise filter includes a semiconductor substrate(11), a dielectric thin film(12), a coplanar signal line(13), a first coplanar ground line(14a) and a second coplanar ground line(14b). The dielectric thin film(12) is formed on the upper surface of the semiconductor substrate(11). The coplanar signal line(13) is formed on the dielectric thin film(12) with conductive material, and has a spiral pattern which is wound at least once. The first coplanar ground line(14a) and the second coplanar ground line(14b) are formed on the dielectric thin film(12) with conductive material, and have a shape of surrounding the coplanar signal line(13).
Abstract:
스핀 주입 효율이 높고 신호대 잡음비가 개선된 고품질 스핀 트랜지스터를 제공한다. 본 발명의 스핀 트랜지스터는, 하부 클래딩층, 채널층 및 상부 클래딩층을 갖는 반도체 기판부와; 상기 기판부 상에 형성된 강자성체 소스 및 드레인과; 상기 채널층을 통과하는 전자의 스핀을 제어하는 게이트를 포함한다. 상기 하부 클래딩층은 제1 하부 클래딩층과 제2 하부 클래딩층의 2중 클래딩층 구조를 갖고, 상기 상부 클래딩층은 제1 상부 클래딩층과 제2 상부 클래딩층의 2중 클래딩 구조를 갖는다. 상기 소스 및 드레인은 상기 기판부 상면 아래로 매립되어 상기 제1 상부 클래딩층 또는 그 아래로 연장되어 있다. 스핀 트랜지스터, 강자성체, 스핀
Abstract:
A magnetic memory device using a potential difference due to spin polarization and a fabrication method thereof are provided to use a two dimensional electron well layer as a path of bias current during a read operation and as a magnetization inversion current during a write operation, by using the potential difference between a ferromagnetic material and a semiconductor according to the magnetization direction of the ferromagnetic material. A magnetic memory device using a potential difference due to spin polarization uses the potential difference in parallel or anti-parallel state through bonding with a ferromagnetic material(230) using the spin polarization in a two-dimensional electron well layer(210a). The ferromagnetic material is one of Fe, Co, Ni, CoFe or NiFe. The two-dimensional electron well layer uses one of GaAs, InAs and InGaAs channels. When the InAs channel is bonded with the ferromagnetic material, ohmic contact is used.
Abstract:
본 발명은 SOI 기판을 이용한 하이브리드형 자성체/반도체 스핀소자 및 그 제조방법에 관한 것으로써, 특히 상온에서 강자성체로부터 스핀분극된 전자를 Si 반도체에 주입하여 얻어지는 스핀밸브 효과로부터 메모리 및 논리소자로 응용이 가능한 스핀주입소자 및 스핀 전계효과 트랜지스터를 제조방법에 관한 것이다. 본 발명에 의하면, 절연막 위에 SOI 기판이 형성되고, 상기 SOI 기판 위에 자성체의 소스 영역이 형성되며, 상기 소스 영역으로 주입된 스핀이 통과하는 상기 SOI 기판 위에 1차원 구조의 스핀 채널영역이 형성되고, 상기 스핀 채널영역을 통과한 스핀이 검출되는 상기 SOI 기판 위에 자성체의 드레인 영역이 형성됨을 특징으로 하는 하이브리드형 자성체/반도체 스핀소자를 제시한다. 따라서, 본 발명은 종래의 자성체/Si 반도체 소자에서 구현되지 않았던 스핀밸브효과를 달성하여 반도체 트랜지스터에서 캐리어의 전하만을 전기장으로 제어하는 것과 달리 하이브리드형 자성체/반도체 소자에서는 소스와 드레인에 자성체를 사용하여 스핀을 SOI 반도체에 주입하고 검출함으로써 캐리어의 스핀을 이용한 메모리 및 논리소자로 응용할 수 있다. 스핀주입소자, SOI, 자성체/반도체 이종 접합구조, 자기저항, 스핀밸브
Abstract:
PURPOSE: A giant magneto-resistive spin valve thin film using an Mn-series antiferromagnetic alloy is provided to form dual layers like an antiferromagnetic layer and a ferromagnetic layer, thereby increasing a coercive force of the ferromagnetic layer without forming an exchange magnetic field in an interface between the antiferromagnetic layer and the ferromagnetic layer. CONSTITUTION: An antiferromagnetic layer has a disordered crystalline structure, and consists of an Mn-series antiferromagnetic alloy to increase a coercive force of the first ferromagnet. The Mn-series alloy is selected from one of FeMn, IrMn, PtMn, RhMn, PtCrMn or NiMn, and has an FCC structure with irregular constitutional areas. The first ferromagnet is 20 to 200 angstrom in thickness, and consists of a single structure with Co or Co-series alloy.
Abstract:
본 발명은 Tb 및 Fe를 주성분으로 하는 Tb계 거대 자기변형 합금 박막에 관한 것으로, 그 조성이 Tb x Fe y B z (여기서, x, y, z는 원자%로서, 42.74 ≤ x ≤ 55.28, 43.47 ≤ y ≤ 54.1, 0.4 ≤ z ≤ 5.59이며, 단 x + y + z = 100이다)와, Tb x Fe y Sm z (여기서, x, y, z는 원자%로서, 38.44 ≤ x ≤ 45.90, 53.72 ≤ y ≤ 60.93, 0.33 ≤ z ≤ 2.19이며, 단 x + y + z = 100이다)으로 된 거대 자기변형 합금 박막을 제공한다. 본 발명의 거대 자기변형 합금 박막은 반응속도가 빠르고, 자기변형이 큼은 물론, 낮은 Tb 함량에서도 자기변형 특성이 우수하기 때문에, 마이크로 디바이스의 구동체로서 우수한 특성을 가진다.
Abstract:
조성식 Tb x Fe y B z (식중, x, y 및 z는 원자 %로서, 43.5 ≤ x ≤ 62.4, 37.3 ≤ y ≤ 56.5, 0 ≤ z ≤ 0.4 및 x + y + z = 100이다)로 표시되는 거대 자기변형 합금 박막 및 그의 제조 방법이 제공된다. 본 발명에 따른 자기변형 합금 박막은 낮은 자기장이 인가되는 경우에도 높은 자기변형치를 나타낸다.