-
公开(公告)号：KR1020090034645A
公开(公告)日：2009-04-08
申请号：KR1020070100004
申请日：2007-10-04
Applicant: 한국전자통신연구원
IPC: H03G3/20
CPC classification number: H03F3/005
Abstract: A gain amplifier of a switched capacitor structure is provided to improve an operation speed and performance and to reduce a slewing time by previously resetting an output terminal to an expected output voltage value. An input voltage is applied from the input terminal to a first switch(SW1). A sampling capacitor(Cs) stores an input voltage in a first clock. An N stage amplifier(111,112) amplifies and outputs the input voltage stored in a sampling capacitor in a second clock which is not overlapped with the first clock. A second switch(SW2) and a third switch(SW3) apply the common mode voltage to the N stage amplifier. A feedback capacitor(CF) is connected between an input and an output of the N stage amplifier. One side of an input capacitor is connected to the input terminal. A fourth switch connects the other terminal of the input capacitor between the (N-1)-th amplifier and the N-th amplifier in the first clock. A fifth switch(SW5) connects the (N-1)-th amplifier and the N-th amplifier of the N stage amplifier in the second clock.
Abstract translation: 提供开关电容器结构的增益放大器以通过预先将输出端子复位到期望的输出电压值来提高操作速度和性能并减少回转时间。 输入电压从输入端施加到第一开关（SW1）。 采样电容器（Cs）将输入电压存储在第一时钟中。 N级放大器（111,112）以与第一时钟不重叠的第二时钟放大并输出存储在采样电容器中的输入电压。 第二开关（SW2）和第三开关（SW3）将共模电压施加到N级放大器。 反馈电容器（CF）连接在N级放大器的输入和输出端之间。 输入电容器的一侧连接到输入端子。 第四开关将第（N-1）放大器和第N放大器之间的输入电容器的另一端连接在第一时钟。 第五开关（SW5）在第二时钟连接N级放大器的第N-1放大器和第N放大器。
-
公开(公告)号：KR100810501B1
公开(公告)日：2008-03-07
申请号：KR1020060074089
申请日：2006-08-07
Applicant: 한국전자통신연구원
IPC: H03L7/16
CPC classification number: H03K23/667 , H03L7/0898 , H03L7/093 , H03L7/099 , H03L7/193
Abstract: 본 발명은 위상고정루프(PLL)를 이용한 광대역 다중모드 주파수 합성기로 다중모드 프리스케일러, 위상검출기/전하펌프, 스왈로우 방식의 분주기, 광대역 저위상잡음을 갖는 스위칭 뱅크 LC공조 전압제어발진기로 구성된다. 상기 다중모드 프리스케일러는 5개 모드로 동작하며, 12 GHz까지 분주한다. 상기 발명의 광대역 주파수 합성기는 2 GHz~ 9 GHz사이에서 동작하는 WLAN/HIPERLAN/DSRC/UWB 시스템등 여러 용도에 사용할 수 있다.
본 발명의 광대역 다중모드 주파수 합성기는 기준 고주파 신호와 피드백 고주파 신호의 주파수 및 위상을 비교하는 주파수/위상 검출기; 상기 주파수/위상 검출기의 비교 결과를 전류로 나타내기 위한 전하펌프; 상기 전하펌프 출력 전류의 누적값을 전압으로 나타내기 위한 루프필터; 상기 루프필터의 출력 전압에 대응하는 주파수를 가진 발진 신호를 생성하기 위한 전압제어 발진기; 및 상기 전압제어 발진기의 출력 신호를 지정되는 정수값 만큼 분주하여 상기 피드백 신호로 출력하기 위한 가변 분주기를 포함하는데, 밴드 선택에 따라, 상기 전하펌프의 단위 펌핑 전하량, 상기 루프필터의 회로상수값, 상기 전압제어 발진기의 회로상수값, 상기 가변 분주기의 분주수 중 적어도 2개 이상이 조절되는 것을 특징으로 한다.
주파수 합성기, 가변 분주기, VCO, 프리스케일러, PLL-
公开(公告)号：KR100801962B1
公开(公告)日：2008-02-12
申请号：KR1020060119423
申请日：2006-11-30
Applicant: 한국전자통신연구원
IPC: H03M1/12
CPC classification number: H03M1/0682 , H03M1/167 , H03M1/804
Abstract: A multi-bit pipeline analog-to-digital converter is provided to improve an operation speed and performance of an MDAC(Multiplying Digital to Analog Converter) by constantly maintaining input common mode voltages irrespective of an input digital code. First and second differential capacitors(100,200) store an analog input voltage and include plural sampling capacitors. An amplifier(300) amplifies a remaining voltage from the first and second differential capacitors and outputs the amplified result. An N-bit flash ADC(400) is connected to an input terminal of an MADC. A decoding circuit(500) controls the voltages which are applied on the first and second differential capacitors through first to third switches, according to a digital code which is outputted from the N-bit flash ADC. When the digital codes are not matched, the third switch coupled between lower plates of the first and second differential capacitors is turned on, so that a sum of stored charges in the first and second differential capacitors is set to zero.
Abstract translation: 提供多位流水线模数转换器，通过不考虑输入数字代码不间断地保持输入共模电压来提高MDAC（乘法数模转换器）的运行速度和性能。 第一和第二差分电容器（100,200）存储模拟输入电压并且包括多个采样电容器。 放大器（300）放大来自第一和第二差分电容器的剩余电压，并输出放大结果。 N位闪存ADC（400）连接到MADC的输入端。 解码电路（500）根据从N位闪存ADC输出的数字代码，通过第一至第三开关来控制施加在第一和第二差分电容器上的电压。 当数字代码不匹配时，耦合在第一和第二差分电容器的下板之间的第三开关导通，使得第一和第二差分电容器中存储的电荷的总和被设置为零。
-
公开(公告)号：KR100711525B1
公开(公告)日：2007-04-27
申请号：KR1020050052149
申请日：2005-06-17
Applicant: 한국전자통신연구원
IPC: H03K19/0175
Abstract: 본 발명의 저전압 차동신호 구동회로는, 전원전압 단자와 접지 단자 사이에 설치되며 제1 및 제2 차동 입력 신호에 따라 제1 및 제2 출력 단자로 제1 및 제2 차동 출력 신호를 각각 출력하는 차동 신호 출력부, 및 상기 제1 및 제2 차동 출력 신호의 DC 옵셋 전압에 따라 커먼모드 전압을 생성하는 커먼모드 전압 생성부를 포함하며, 상기 차동 신호 출력부는, 상기 제 1 및 제 2 차동 출력 신호를 일정한 크기로 유지시키는 전류원, 상기 제 1 및 제 2 차동 출력 신호가 일정한 DC 옵셋 전압을 갖도록, 상기 커먼모드 전압에 따라 상기 전원전압 단자와 상기 제 1 출력 단자 사이의 저항 및 상기 전원전압 단자와 상기 제 2 출력 단자 사이의 저항을 조절하는 가변부하부, 및 상기 제 1 및 제 2 차동 출력 신호를 상호 궤환시키는 양궤환 래치를 포함하는 것을 특징으로 한다. 본 발명의 저전압 차동신호 구동회로는 낮은 공급전원에서 고속으로 동작이 가능하고, 공급전원과 동작온도 및 제조공정 등의 변화에 대하여 안정된 신호 잡음 특성과 차동 출력 신호의 크기를 제공하여, 저전압 동작환경에 적용이 용이하다.
저전압, 차동신호, 공급전원, 동작온도, 귀환, 위상, 옵셋, 커먼모드-
公开(公告)号：KR100668364B1
公开(公告)日：2007-01-16
申请号：KR1020050038735
申请日：2005-05-10
Applicant: 한국전자통신연구원
Abstract: 본 발명은 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)에 관한 것으로, 제1 및 제2 입력전압을 차동 입력하기 위한 제1 수단과, 외부의 조절전압에 따라 트랜스컨덕턴스의 크기를 조절하여 다양한 출력전류를 발생하기 위한 제2 수단과, 상기 제2 수단에 의해 발생된 출력전류에 따라 가변 이득을 갖는 출력전압을 발생하기 위한 제3 수단과, 상기 제2 수단 및 상기 제3 수단 사이에 접속되어 외부의 공통전압에 따라 출력단에 안정된 전압을 공급하기 위한 제4 수단을 포함함으로써, 저왜곡 및 고대역의 특성을 가지고 고속으로 동작하는 VGA 회로를 집적회로(IC) 내에 내장할 수 있으며, 간단히 구현할 뿐만 아니라 그 면적을 최소화할 수 있는 효과가 있다.
가변 이득 증폭기, CMOS, 차동 형태, 공통전압, 조절전압-
Patent Agency Ranking
公开(公告)号：KR1020060065468A
公开(公告)日：2006-06-14
申请号：KR1020050070624
申请日：2005-08-02
Applicant: 한국전자통신연구원
IPC: H02M1/14
CPC classification number: G05F3/205 , G05F3/262 , G11C5/146 , G11C11/4074
Abstract: 본 발명의 목적은 두 개의 피드백 루프를 적용한 회로를 구현하여, 낮은 전압에서도 동작이 가능한 구조를 가지며, 전원 노이즈를 억제하기 위하여 높은 PSRR(Power Supply Rejection Ratio) 특성을 가지도록 하였으며, 더불어 기존의 일반적인 기준 전압 발생기에서 나타나는 전압-전류 변환기가 필요하지 않은 구조를 갖는 낮은 기준 전류발생기를 제공하는 것이다.
본 발명은 소정의 전류를 전달받아 제 1 전압을 발생하되 상기 제 1 전압은 온도에 대응하여 전압레벨이 감소하는 제 1 전압발생부, 제 2 전압을 발생하되 상기 제 2 전압은 온도에 대응하여 전압레벨이 높아지는 제 2 전압발생부, 상기 제 1 전압에 대응한 제 1 전류를 발생하는 제 1 전류 발생부, 상기 제 2 전압에 대응한 제 2 전류를 발생하는 제 2 전류 발생부 및 상기 제 1 및 제 2 전류를 전달받아 상기 제 1 및 제 2 전류가 합산된 기준전류를 생성하는 기준전류 발생부를 포함하는 기준전류 발생기를 제공하는 것이다.-
公开(公告)号：KR1020060058791A
公开(公告)日：2006-06-01
申请号：KR1020040097479
申请日：2004-11-25
Applicant: 한국전자통신연구원
CPC classification number: H03M1/0604 , H03M1/1215 , H03M1/167 , H03M1/804
Abstract: 본 발명의 다중 경로 아날로그 디지털 변환기는 별도의 오프셋 보정회로의 추가 없이, 우수한 오프셋 제거를 달성한다.
다중 파이프 라인 아날로그 디지털 변환기는 아날로그 디지털 변환기 및 멀티 플라잉 디지털 아날로그 변환기를 포함하며, 상기 멀티 플라잉 디지털 아날로그 변환기는 샘플링 구간 동안 증폭기의 동작을 최적화 하거나, 증폭기의 보상 커패시터의 용량을 증가시키거나, 증폭기에 인가되는 바이어스 전류를 조절함으로써 오프셋을 효과적으로 제거할 수 있다.-
公开(公告)号：KR100550102B1
公开(公告)日：2006-02-08
申请号：KR1020040055571
申请日：2004-07-16
Applicant: 한국전자통신연구원
IPC: H03M1/74
Abstract: 본 발명은 전류셀 구동 방식의 디지털-아날로그 변환기에서 전류셀 소자간 부정합에 무관하게 1 비트의 해상도를 확장시킨 전류셀 구동 방식의 디지털-아날로그 변환기에 관한 것이다. 본 발명에 따른 전류셀 구동 방식의 디지털-아날로그 변환기는, N비트의 디지털 입력신호(D
IN )를 수신하여 2개의 N-1 비트 디지털 신호(D
IN1 ,
D
IN2 )로 변환하는 디코더; 상기 디지털 신호(D
IN1 ,
D
IN2 )에 기초한 전류량을 제공하는 M(= 2
N-1 )개의 전류셀; 상기 2개의 N-1 비트의 디지털 입력신호(D
IN1 ,
D
IN2 )에 기초한 전류량에 대응하는 제1 및 제2 아날로그 전압을 제1 및 제2 클럭신호(Q
1 , Q
2 )에 따라 각각 출력하는 전류셀 구동부; 및 상기 제1 및 제2 클럭신호를 기준으로 상기 제1 및 제2 아날로그 전압을 샘플링 및 홀딩하여 글리치가 제거된 신호를 출력하는 샘플링/홀딩 증폭 회로를 포함한다. 본 발명에 따르면, 최종 출력신호의 해상도 확장이 가능하고, 부가적인 회로에 의하여 기존의 전류셀 구동 방식의 변환기 출력단에 발생하는 글리치의 영향을 최소화함으로써 소모 전류를 줄일 수 있다.
디지털-아날로그 변환기, 전류셀 구동, 해상도, 확장-
公开(公告)号：KR1020040051365A
公开(公告)日：2004-06-18
申请号：KR1020020079286
申请日：2002-12-12
Applicant: 한국전자통신연구원
IPC: H03G3/30
CPC classification number: H03G1/0023 , H03F3/4508
Abstract: PURPOSE: A variable gain amplifier is provided to supply a variable amplification function for the input signal has a wide range by the external control signal at a low supply power. CONSTITUTION: A variable gain amplifier includes an input signal application and variable gain control circuit(110) and a current/voltage converting circuit. The input signal application and variable gain control circuit(110) receives a first and a second input signal from the differential input terminal. The input signal application and variable gain control circuit(110) amplifies the first and the second differential signals by amplifying the difference between the first and the second input signals. The input signal application and variable gain control circuit(110) outputs the differential signal of the variable voltage gain in response to the gain voltage control voltage signal. The current/voltage converting circuit receives the first and the second differential signals outputted from the input signal application and variable gain control circuit(110) and outputs the signals by converting the first and the second differential signal into the first and the second output voltages in response to the first and the second bias voltages.
Abstract translation: 目的：提供可变增益放大器，为输入信号提供可变放大功能，通过外部控制信号以较低的电源供电，具有较宽的范围。 构成：可变增益放大器包括输入信号应用和可变增益控制电路（110）和电流/电压转换电路。 输入信号应用和可变增益控制电路（110）从差分输入端接收第一和第二输入信号。 输入信号应用和可变增益控制电路（110）通过放大第一和第二输入信号之间的差来放大第一和第二差分信号。 输入信号应用和可变增益控制电路（110）响应于增益电压控制电压信号输出可变电压增益的差分信号。 电流/电压转换电路接收从输入信号应用和可变增益控制电路（110）输出的第一和第二差分信号，并将第一和第二差分信号转换成第一和第二输出电压 响应于第一和第二偏置电压。
-
公开(公告)号：KR1020040050591A
公开(公告)日：2004-06-16
申请号：KR1020020078448
申请日：2002-12-10
Applicant: 한국전자통신연구원
IPC: H03G3/30
Abstract: PURPOSE: A variable gain amplifier is provided which operates at a low supply voltage with low power consumption characteristics. CONSTITUTION: An input part(110) is formed in a differential type, and outputs the first and the second differential signal by amplifying a difference between the first and the second input signal according to the first bias voltage. A variable gain controller(120) receives the first and the second differential signal, and outputs the first and the second variable current by varying the amplitude of the first and the second differential signal according to the first and the second gain control voltage signal. And a current-voltage converter(130) receives the first and the second variable current, and converts the first and the second variable current into the first and the second output voltage according to the second and the third bias voltage.
Abstract translation: 目的：提供可变增益放大器，工作在低电源电压和低功耗特性。 构成：输入部分（110）形成为差分类型，并且通过根据第一偏置电压放大第一和第二输入信号之间的差来输出第一和第二差分信号。 可变增益控制器（120）接收第一和第二差分信号，并且通过根据第一和第二增益控制电压信号改变第一和第二差分信号的幅度来输出第一和第二可变电流。 并且电流 - 电压转换器（130）接收第一和第二可变电流，并且根据第二和第三偏置电压将第一和第二可变电流转换成第一和第二输出电压。
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.026 seconds)
