-
公开(公告)号：KR1019970051709A
公开(公告)日：1997-07-29
申请号：KR1019950052683
申请日：1995-12-20
Applicant: 한국전자통신연구원
Abstract: 본 발명은 전계 방출 소자의 제조방법에 관한 것으로서, 불순물이 고농도로 도핑된 실리콘기판의 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁의 모서리가 뾰족해지도록 팁의 표면과 실리콘기판의 표면을 열 산화시켜 산화막을 형성하는 공정과, 상기 실리콘기판과 탭이 노출되도록 보호막과 산화막을 제거하고 상기 실리콘 기판과 팁의 상부에 CVD 방법으로 게이트 절연막을 형성하는 공정과, 상기 게이트절연막의 상부에 게이트전극을 형성하는 공정과, 상기 게이트 절연막의 상부에 게이트전극의 상부에 상기 팁과 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막을 형성하는 공정과, 상기 희생막을 에치백하여 제거함과 동시 상기 팁과 대응하는 부분의 게이트전극을 제거하여 상기 게이트 절연막을 제거하여 게이트 절연막을 노출시키는 공정과, 상기 게이트 전극을 식각 마스크로 사용하여 상기 게이트 절연막의 노출된 부분을 게이트 전극의 하부에서 측방향으로도 제거되어 게이트 전극이 오버 행되도록 습식식각하여 상기 팁을 노출시키는 공정을 구비한다. 따라서, 팁과 게이트 전극을 자기 정렬시켜 팁과 게이트 전극의 간격을 일정하여 전계가 방출되는 방향을 일정하게 하고, 또한, 전계 방출 전류의 균일도를 향상시킬 수 있다.
-
-
公开(公告)号：KR1019960000384B1
公开(公告)日：1996-01-05
申请号：KR1019920025001
申请日：1992-12-22
Applicant: 한국전자통신연구원
IPC: H01L29/80
Abstract: forming a high density n-type impurity epitaxial layer, n-type impurity epitaxial layer of collector and P+-type impurity epitaxial layer of base one after another; forming a mask layer of predetermined pattern on the P+-type impurity epitaxial layer; forming n-type impurity epitaxial layer of emitter and high density n-type impurity epitaxial layer for emitter contact on after another; eliminating the mask layer after forming an emitter ohmic electrode on the epitaxial layer; forming a base ohmic electrode at the part where the base electrode of the epitaxial layer is formed on the emitter ohmic electrode; forming a collector ohmic electrode after eliminating the exposed part of the epitaxial layer and the epitaxial layer.
Abstract translation: 形成高密度n型杂质外延层，n型杂质外延层的集电体和P +型杂质外延层的一个接一个; 在P +型杂质外延层上形成预定图案的掩模层; 形成发射极和高密度n型杂质外延层的n型杂质外延层，用于发射极接触; 在外延层上形成发射极欧姆电极之后，去除掩模层; 在发射极欧姆电极上形成外延层的基极部分的基极欧姆电极; 在消除外延层和外延层的暴露部分之后形成集电极欧姆电极。
-
64.发明公开
公开(公告)号：KR1019950021806A
公开(公告)日：1995-07-26
申请号：KR1019930026783
申请日：1993-12-08
Applicant: 한국전자통신연구원
IPC: H01L21/66
Abstract: 본 발명은 반도체소자의 몰성분방법중에서 반도체소자의 몰성분용 슬릿의 제조방법 및 슬릿을 이용한 미소부위 엑스선 회절분석방법에 관한 것이다.
종래의 엑스선 회절분석방법은 분석하고자 하는 시료가 작거나 분석영역이 미소부위일 경우 사용되는 엑스선빔외 크기를 감안한다면 회절피크를 통해 소재의 결정성이나 결정구조를 파악한다는 것은 거의 불능하였다.
본 발명은 이러한 문제점을 극복하기 위한 것으로 엑스선 회절분석시 시료로 전달되는 빔의 크기를 조절할 수 있는 반도체소자의 몰성분석용 슬릿의 제조방법과 이 슬릿을 이용해서 시료의 미소부위까지 분석할 수 있는 슬릿을 이용한 엑스선 회절분석방법이다.-
公开(公告)号：KR1019950021148A
公开(公告)日：1995-07-26
申请号：KR1019930027628
申请日：1993-12-14
Applicant: 한국전자통신연구원
IPC: H01L21/30
Abstract: 본 발명은 고체의 표면에 수 내지 수십 nm크기의 미세패턴을 형성하는 것에 관한 것으로서, 특히 결정격자를 통과한 전자선의 위상차이에 의해서 격자상이 형성되는 현상을 이용하여 일정한 크기와 간격을 가지는 규칙적인 미세구조 가공장치 및 방법에 관한 것으로, 본 발명은 전자광학 장치를 사용하여 기준단결정의 격자상을 형성하는 방법과 표면개질후 선택적 화학증착반응, 초 박막의 감광재표를 이용한 현상-식각공정 및 표면산화막의 부분 분해방법등의 표면가공 공정을 결합함으로써, 단파장 실리콘 발광소자의 제작, 자외선 단색화장치 및 초 미세필터등의 제작에 필요한 수 내지 수 nm크기의 균일한 크기와 형상을 가지는 표면미세구조를 형성할 수 있다.
-
Patent Agency Ranking
公开(公告)号：KR1019940007667B1
公开(公告)日：1994-08-22
申请号：KR1019910022927
申请日：1991-12-13
Applicant: 한국전자통신연구원
IPC: H01L29/78
Abstract: The method manufactures a GaAs recessed gate field effect transistor. The method comprises the steps of: (A) injecting n-type impurity on a channel layer and a source and drain region of a GaAs substrate (1); (B) covering a substrate by a dielectric layer (2) and activating by thermal process; (C) masking a photosensitive layer on a dielectric layer (2) and etching a layer (2) to form a gate region; (D) forming an oxide layer (4) of a certain thickness on a substrate; and (E) etching an oxide layer (4), vaporizing a gate metal (5) and forming an ohmic electrode (6).
Abstract translation: 该方法制造了GaAs凹陷栅极场效应晶体管。 该方法包括以下步骤：（A）在GaAs衬底（1）的沟道层和源极和漏极区域上注入n型杂质; （B）通过电介质层（2）覆盖衬底并通过热处理激活; （C）掩蔽介电层（2）上的感光层并蚀刻层（2）以形成栅极区域; （D）在衬底上形成一定厚度的氧化物层（4）; 和（E）蚀刻氧化物层（4），蒸发栅极金属（5）并形成欧姆电极（6）。
-
-
-
公开(公告)号：KR1020160110666A
公开(公告)日：2016-09-22
申请号：KR1020150033297
申请日：2015-03-10
Applicant: 한국전자통신연구원
CPC classification number: G09G3/3648 , G09G3/3233 , G09G2300/046 , G09G2300/0842 , G09G3/20 , G09G3/3225
Abstract: 복수의게이트라인들및 복수의데이터라인들에각각연결된복수의픽셀들을포함하는표시패널에있어서, 상기복수의픽셀들각각은, 상기데이터라인중 대응하는데이터라인및 제1 노드사이에연결되고, 상기게이트라인들중 대응하는게이트라인들을통해입력되는입력신호에응답하여상기데이터라인의데이터신호를상기제1 노드에전달하는제1 트랜지스터, 상기제1 노드에연결되고, 모드선택신호가반사모드를가리킬때, 상기제1 노드의신호에응답하여상기반사모드를구현하는반사소자회로, 상기제2 노드에연결되고, 상기모드선택신호가발광모드를가리킬때, 상기제1 노드의신호에응답하여상기발광모드를구현하는발광소자회로및 상기제1 노드에연결되는일단및 제어신호가인가되는타단을갖는커패시터를포함하되, 상기반사소자회로는, 상기제1 노드및 제2 노드사이에연결되고, 상기모드선택신호에응답하여동작하는제2 트랜지스터및 상기제2 노드에연결되는일단및 상기제어신호가공급되는타단을갖는반사소자를포함한다.
Abstract translation: 提供一种能够通过使用开关晶体管根据外部照明条件选择性地驱动反射型装置电路或发光装置电路的显示装置。 显示面板包括分别连接到多个栅极线和多个数据线的多个像素，其中多个像素中的每一个包括：第一晶体管，其连接在多个数据线的对应数据线之间，以及 响应于通过多条栅极线的对应的栅极线输入的输入信号，将数据线的数据信号发送到第一节点; 反射装置电路，其连接到所述第一节点，并且当模式选择信号指示所述反射模式时，响应于所述第一节点的信号来实现反射模式; 连接到第二节点的发光器件电路，当模式选择信号指示发光模式时，响应于第一节点的信号实现发光模式; 以及电容器，其一端连接到第一节点，另一端被施加控制信号。 反射装置电路包括第二晶体管，其连接在第一节点和第二节点之间并且响应于模式选择信号而工作;以及反射装置，其一端连接到第二节点，另一端连接到控制信号 被提供。
-
公开(公告)号：KR101596285B1
公开(公告)日：2016-02-23
申请号：KR1020090096883
申请日：2009-10-12
Applicant: 한국전자통신연구원 , 연세대학교 산학협력단
IPC: H01L29/786 , H01L21/8247
Abstract: 본발명은반도체박막을이용한플래시메모리트랜지스터에관한것으로, 본발명의일 실시예에따른비휘발성플래시메모리박막트랜지스터는, 기판상에서로이격되어형성된소스전극및 드레인전극; 상기기판상에형성되며, 상기소스전극및 상기드레인전극의일부를덮는반도체채널층; 상기기판상에형성되며, 상기소스전극및 상기드레인전극의노출부분과상기반도체채널층을덮는유전층; 상기유전층상에형성된추가반도체층; 및상기추가반도체층상에형성된게이트전극을포함한다. 상기한바와같은본 발명은, 메모리소자에추가적인전하주입막을증착함으로써지우기동작의효율을개선할수 있는이점이있다.
-
-
-
-
-
-
-
-
-
Search Results
391
records
(took 0.024 seconds)
