公开(公告)号：KR100979190B1

公开(公告)日：2010-08-31

申请号：KR1020080037274

申请日：2008-04-22

Applicant: 국민대학교산학협력단

Inventor： 이재갑 ,  이치영 ,  박희정 ,  김아라 ,  이관우

IPC: H01L27/115 ,  H01L21/8247 ,  B82Y10/00

Abstract: 본 발명은 자기조립단분자막을 이용하여 증착 형성한 금속 나노크리스탈에 의해 전하를 저장하는 플래쉬 메모리의 플로팅 게이트를 형성하기 위한 플로팅 게이트 형성방법, 이를 이용한 비휘발성 메모리 장치 및 그 제조방법에 관한 것으로, 반도체 기판 상에 플로팅 게이트를 형성하는 방법은 반도체 기판 상에 터널링 산화막을 형성하는 단계와, 상기 터널링 산화막 상에 자기조립 방식으로 조립되는 자기조립단분자막(self-assembled monolayers, SAMs)으로서 금속 나노 크리스탈과 이온결합이 이루어질 수 있는 결합기를 제공하며 다수의 금속 나노 크리스탈이 터널링 산화막으로 확산되는 것을 방지하기 위한 씨드층(seed layer)을 형성하는 단계와, 상기 씨드층(seed layer) 위에 불연속적인 입자형태로 증착되어 전하를 저장하는 다수의 금속 나노크리스탈을 형� �하는 단계를 포함하는 것을 특징으로 한다.
플래쉬 메모리, 플로팅 게이트, SAMs, 금속 나노크리스탈, 증착

公开(公告)号：KR1020100055655A

公开(公告)日：2010-05-27

申请号：KR1020080114481

申请日：2008-11-18

Applicant: 국민대학교산학협력단

Inventor： 이재갑 ,  성명모 ,  조상호

IPC: H01L29/786

CPC classification number: H01L21/02554 ,  H01L29/7869

Abstract: PURPOSE: A method for manufacturing an N type ZnO semiconductor thin film and a thin film transistor are provided to reduce manufacturing costs by depositing an insulation layer below 150 degrees centigrade and forming a ZnO thin film below 100 degrees centigrade. CONSTITUTION: A substrate(10) is arranged inside a chamber of an atomic layer deposition device. A Zn precursor is inserted into the chamber independently or with the carrier gas. An atomic layer including Zn is formed by absorbing a Zn precursor with an atomic layer deposition method. A nitrogen precursor and an oxygen precursor are respectively inserted into the chamber. An N-type ZnO semiconductor thin film(40) doped with the nitrogen is formed using a surface chemical reaction among the Zn precursor, the nitrogen precursor, and the oxygen precursor.

Abstract translation: 目的：提供一种制造N型ZnO半导体薄膜和薄膜晶体管的方法，通过在150摄氏度下沉积绝缘层并在低于100摄氏度的温度下形成ZnO薄膜来降低制造成本。 构成：衬底（10）布置在原子层沉积装置的室内。 将Zn前体独立地或与载气一起插入腔室中。 通过用原子层沉积法吸收Zn前体形成包含Zn的原子层。 氮气前体和氧气前体分别插入腔室。 使用Zn前体，氮前体和氧前体之间的表面化学反应形成掺杂氮的N型ZnO半导体薄膜（40）。

公开(公告)号：KR1020080088214A

公开(公告)日：2008-10-02

申请号：KR1020070030850

申请日：2007-03-29

Applicant: 국민대학교산학협력단

Inventor： 이재갑 ,  이장식 ,  손병혁 ,  이치영

IPC: H01L21/8247 ,  H01L27/115 ,  B82Y10/00

CPC classification number: H01L29/42324 ,  B82Y10/00 ,  H01L21/28273 ,  H01L29/513 ,  H01L29/66825

Abstract: A method for forming a floating gate, a non-volatile memory device, and a manufacturing thereof are provided to prevent a property change of layer quality due to a high-temperature heat treatment process by forming a nano crystal with a micell. A tunneling oxide layer(11) is formed on an upper surface of a semiconductor substrate(10). A nano structure is formed on the tunneling oxide layer by using a self-assembly method. A gate forming solution including a micell template is coated on the nano structure. A precursor material for synthesizing metal salt is introduced into the nano structure. A floating gate is formed by arranging the metal salt on the tunneling oxide layer by removing the micell template on the semiconductor substrate.

Abstract translation: 提供一种用于形成浮动栅极，非易失性存储器件及其制造的方法，以通过用胶束形成纳米晶体来防止由于高温热处理工艺引起的层质量的性质变化。 隧道氧化物层（11）形成在半导体衬底（10）的上表面上。 通过使用自组装方法在隧道氧化物层上形成纳米结构。 包含胶束模板的浇口形成溶液涂覆在纳米结构上。 将用于合成金属盐的前体材料引入纳米结构。 通过去除半导体衬底上的胶束模板，将金属盐布置在隧道氧化物层上形成浮栅。

公开(公告)号：KR1020080085514A

公开(公告)日：2008-09-24

申请号：KR1020070027169

申请日：2007-03-20

Applicant: 국민대학교산학협력단

Inventor： 이재갑 ,  팽일선 ,  박희정 ,  김성수

IPC: H01L21/027 ,  H01L29/786

CPC classification number: C08J7/065 ,  C08J7/18 ,  G03F7/0017

Abstract: A method for forming a pattern using a self-assembly monolayer is provided to pattern a conductive polymer having high conductivity by using a soft lithography manner instead of a photolithography process and a photoresist. A non-aqueous self-assembly monolayer(30) is formed on a substrate(10). An aqueous self-assembly monolayer(50) is formed on a region of the substrate except for the region on which the non-aqueous self-assembly monolayer is formed. A catalyzer layer is formed on the substrate on which the non-aqueous self-assembly monolayer and the aqueous self-assembly monolayer are formed. A conductive polymer layer(70) is formed on the non-aqueous and aqueous self-assembly monolayer. An insulating layer is formed between the substrate and the non-aqueous self-assembly monolayer. The insulating layer is an oxide layer. The non-aqueous self-assembly monolayer is made of an OTS(Octadecyltrichlorosilane)-based self-assembly monolayer. The aqueous self-assembly monolayer is made of a self-assembly monolayer having an amine group.

Abstract translation: 提供了使用自组装单层形成图案的方法，以通过使用软光刻方式代替光刻工艺和光致抗蚀剂来图案化具有高导电性的导电聚合物。 在基材（10）上形成非水自组装单层（30）。 在除了形成非水自组装单层的区域之外，在基材的区域上形成水性自组装单层（50）。 在其上形成非水自组装单层和水性自组装单层的基板上形成催化剂层。 在非水和含水自组装单层上形成导电聚合物层（70）。 在基底和非水自组装单层之间形成绝缘层。 绝缘层是氧化物层。 非水性自组装单层由基于OTS（十八烷基三氯硅烷）的自组装单层制成。 水性自组装单层由具有胺基的自组装单层制成。

公开(公告)号：KR100725251B1

公开(公告)日：2007-06-04

申请号：KR1020050034695

申请日：2005-04-26

Applicant: 국민대학교산학협력단

Inventor： 이재갑 ,  양희정 ,  이정길 ,  권태욱 ,  신현정 ,  성명모 ,  김지영

IPC: H01L29/786

Abstract: 본 발명은 마이크로 컨택 프린팅 방법에 의해 기판의 일부영역을 소수성 영역으로 표면개질을 실시한 후 저온에서 선택적인 증착방법으로 금속배선을 형성하고 이를 이용하여 TFT를 제작할 수 있는 단순화된 저온 선택 증착기술을 이용한 비광학적 방식의 금속배선과 그의 형성방법, 이를 이용하여 제조된 TFT와 TFT의 제조방법, 및 TFT 기판의 제조방법에 관한 것이다.
본 발명의 금속배선은 자기조립단분자막(SAMs)을 이용한 마이크로 컨택 프린팅 방법으로 표면의 선택적인 계면 처리를 통하여 자기조립단분자막을 패턴닝 한 후, ALD 또는 MOCVD 방법으로 처리된 표면위에 선택적으로 Co 및 Cu를 증착하여 금속배선 패턴을 형성한다. 본 발명은 저온 공정이 가능하여 증착면의 종류를 글래스, 실리콘, 플라스틱기판, 전도성 폴리머 등으로 다양화 할 수 있다.
금속배선, Co 선택 증착, 자기조립단분자막, 마이크로 컨택 프린팅, 저온증착, TFT, 유연기판