-
公开(公告)号：KR1020070116389A
公开(公告)日：2007-12-10
申请号：KR1020060050372
申请日：2006-06-05
Applicant: 재단법인서울대학교산학협력재단
IPC: G09G3/30
CPC classification number: G09G2300/0819 , G09G3/3241 , G09G2300/043
Abstract: A voltage programming type pixel structure is provided to suppress deterioration of a threshold voltage of amorphous silicon thin film transistors by applying clock and control signals in addition to selection and data signals. A voltage programming type pixel structure includes an organic light emitting diode(OLED), a first transistor(T1), a capacitor(Cst), a second transistor(T2), and a threshold voltage compensator. The first transistor selects a driving pixel according to a selection signal from outside. The capacitor stores charges according to a control voltage from a selector. The second transistor receives voltage corresponding to the charges and outputs corresponding current to the organic light emitting diode. The threshold voltage compensator supplies current to the organic light emitting diode during illumination and blocks a current flowing to the organic light emitting diode during compensation of the threshold voltage in the second transistor.
Abstract translation: 提供电压编程类型像素结构，以通过除选择和数据信号之外施加时钟和控制信号来抑制非晶硅薄膜晶体管的阈值电压的劣化。 电压编程型像素结构包括有机发光二极管（OLED），第一晶体管（T1），电容器（Cst），第二晶体管（T2）和阈值电压补偿器。 第一晶体管根据来自外部的选择信号选择驱动像素。 电容器根据来自选择器的控制电压存储电荷。 第二晶体管接收对应于电荷的电压，并输出对应于有机发光二极管的电流。 阈值电压补偿器在照明期间向有机发光二极管提供电流，并且在补偿第二晶体管中的阈值电压期间阻断流向有机发光二极管的电流。
-
公开(公告)号：KR100761867B1
公开(公告)日：2007-09-28
申请号：KR1020060051439
申请日：2006-06-08
Applicant: 재단법인서울대학교산학협력재단
IPC: H01L21/318 , H01L29/45 , H01L29/47
CPC classification number: H01L21/0254 , H01L21/02554 , H01L21/02592 , H01L21/043 , H01L21/324 , H01L2924/1033
Abstract: A nitride-based semiconductor device is provided to improve a forward current-voltage characteristic by decreasing the ohmic junction resistance of a GaN device. An ohmic junction layer is formed on a GaN-based semiconductor layer(102). A silicon atomic diffusion layer is formed between the GaN-based semiconductor layer and the ohmic junction layer. The GaN-based semiconductor layer can be one of a horizontal GaN schottky barrier diode, a vertical bulk schottky barrier diode, an MESFET(metal semiconductor field effect transistor) or an HEMT(high electron mobility transistor).
Abstract translation: 提供氮化物基半导体器件，以通过降低GaN器件的欧姆结电阻来改善正向电流 - 电压特性。 在GaN基半导体层（102）上形成欧姆结层。 在GaN基半导体层和欧姆结层之间形成硅原子扩散层。 GaN系半导体层可以是水平GaN肖特基势垒二极管，立体积肖特基势垒二极管，MESFET（金属半导体场效应晶体管）或HEMT（高电子迁移率晶体管）之一。
-
公开(公告)号：KR1020070057574A
公开(公告)日：2007-06-07
申请号：KR1020050117198
申请日：2005-12-02
Applicant: 삼성디스플레이 주식회사 , 재단법인서울대학교산학협력재단
IPC: G09G3/30
CPC classification number: G09G3/3233 , G09G3/325 , G09G3/3291 , G09G2300/0426 , G09G2300/0465 , G09G2300/0809 , G09G2300/0819 , G09G2300/0842 , G09G2300/0866 , G09G2310/0262 , G09G2310/06 , G09G2320/043
Abstract: A display device and a driving method thereof are provided to implement high resolution of the display device by minimizing the number of signal lines so as to increase PPI(Pixel Per Inch). A display device includes a light emitting element(OLED), a driving thin film transistor(Qd), a capacitor(Cst), and first and second switching units(SI,SII). The light emitting element is driven by a driving current(IOLED). The driving thin film transistor controls the magnitude of the driving current. The capacitor, which is charged with a voltage depending on threshold and data voltages of the driving thin film transistor, maintains a voltage corresponding to the difference between the data voltage and a gate voltage of the driving thin film transistor. The first switching unit supplies the data voltage to the capacitor in response to a scan signal. The second switching unit applies a light emitting signal to the driving thin film transistor.
Abstract translation: 提供了一种显示装置及其驱动方法，以通过使信号线的数量最小化来实现显示装置的高分辨率，从而增加PPI（每英寸像素）。 显示装置包括发光元件（OLED），驱动薄膜晶体管（Qd），电容器（Cst）以及第一和第二开关单元（SI，SII）。 发光元件由驱动电流（IOLED）驱动。 驱动薄膜晶体管控制驱动电流的大小。 充电电压取决于驱动薄膜晶体管的阈值和数据电压的电容器保持对应于数据电压和驱动薄膜晶体管的栅极电压之间的差的电压。 第一开关单元响应于扫描信号将数据电压提供给电容器。 第二开关单元向驱动薄膜晶体管施加发光信号。
-
公开(公告)号：KR100679717B1
公开(公告)日：2007-02-06
申请号：KR1020050067265
申请日：2005-07-25
Applicant: 재단법인서울대학교산학협력재단
IPC: G09G3/30
Abstract: 상기한 목적을 달성하기 위하여 본 발명은 유기발광 표시장치의 화소 회로에 있어서, 유기발광소자와, 게이트 선택 신호를 게이트 단에 인가받으며 데이터 신호를 입력받는 제1트랜지스터와, 제1트랜지스터와 게이트 단이 연결되며 유기발광소자의의 전류를 구동하는 제2트랜지스터와, 데이터 신호를 게이트 단에 인가받으며 제어 신호를 입력받는 제3트랜지스터와, 제3트랜지스터와 제2트랜지스터의 게이트 단을 연결하는 제1커패시터와, 제1커패시터와 직렬 구성을 가지며 양자간의 커패시턴스 비율에 따라 설정되는 스케일링 팩터를 구성하는 제2커패시터를 포함함을 특징으로 한다.
OLED, 단위 화소, 구동, 전류 편차-
公开(公告)号：KR1020060084665A
公开(公告)日：2006-07-25
申请号：KR1020050005441
申请日：2005-01-20
Applicant: 재단법인서울대학교산학협력재단
IPC: H01L29/73
CPC classification number: H01L27/0266 , H01L29/7371
Abstract: 본 발명은 보호회로를 내장한 절연게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor; 이하 IGBT라 칭함)에 관한 것이다. 본 발명의 절연 게이트형 반도체 장치는 제1 도전형의 반도체층과; 상기 반도체층의 제1 영역에 형성된 주 IGBT 소자와; 상기 주 IGBT 소자에서 비정상적인 고전류가 흐를 경우 이를 감지하기 위해 상기 제1 영역에 인접하여 상기 반도체층의 제2 영역에 형성된 플로팅 웰과; 상기 플로팅 웰로부터 인가되는 감지신호에 따라 상기 주 IGBT 소자에 흐르는 전류를 감소시키기 위해 상기 제2 영역에 인접하여 상기 반도체층의 제3 영역에 형성된 MOSFET 소자를 구비하는 보호회로를 포함함을 특징으로 한다.
절연게이트 바이폴라 트랜지스터, 스위칭 소자, 애벌런치 에너지, 플로팅 웰-
Patent Agency Ranking
公开(公告)号：KR1020060055855A
公开(公告)日：2006-05-24
申请号：KR1020040095023
申请日：2004-11-19
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G09G3/20 , G09G3/3225 , G09G3/3688 , G09G2310/0291 , H03F3/72
Abstract: 본 발명은 아날로그 버퍼회로에 관한 것으로, 제1 전원전압(V
DD )을 수신하며, 노드 A에서 게이트 전극과 드레인 전극이 접속된 제1 트랜지스터와; 상기 제1 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 직렬 접속되며, 제2 전원전압(V
SS )을 수신하는 제2 트랜지스터와; 입력전압을 수신하고, 상기 타이밍 제어부에 의해 제어되며, 노드 B에서 자신의 드레인 전극과 상기 제2 트랜지스터의 게이트 전극이 접속된 제3 트랜지스터와; 타이밍 제어부에 의해 제어되며, 소스 전극이 상기 노드 A에 접속된 제4 트랜지스터와; 상기 타이밍 제어부에 의해 제어되며, 상기 제1 전원전압(V
DD )과 상기 노드 B 사이에 소스/드레인 전류통로가 접속된 제5 트랜지스터와; 상기 제1 전원전압(V
DD )과 출력단 사이에 접속된 커패시터를 포함하며, 상기 출력단에서의 전압은 상기 입력전압과 함수관계에 있음을 특징으로 한다.
박막트랜지스터, 아날로그 버퍼회로, 포화영역, 함수관계Abstract translation: 本发明涉及一种模拟缓冲电路，其中第一电源电压V
-
公开(公告)号：KR1020060054603A
公开(公告)日：2006-05-23
申请号：KR1020040093210
申请日：2004-11-15
Applicant: 삼성디스플레이 주식회사 , 재단법인서울대학교산학협력재단
IPC: G09G3/30
CPC classification number: G09G3/3233 , G09G2300/0819 , G09G2300/0842 , G09G2300/0861 , G09G2310/0251 , G09G2310/0254 , G09G2320/043 , G09G2330/021
Abstract: 본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 이 표시 장치는, 발광 소자, 축전기, 제어 단자와 입력 단자 및 출력 단자를 가지며 발광 소자가 발광하도록 발광 소자에 구동 전류를 공급하는 구동 트랜지스터, 주사 신호에 따라 구동 트랜지스터를 다이오드 연결시키며 데이터 전압을 축전기에 공급하는 제1 스위칭부, 그리고 발광 신호에 따라 구동 전압을 구동 트랜지스터에 공급하고 축전기를 구동 트랜지스터에 연결하는 제2 스위칭부를 각각 포함하는 복수의 화소를 포함한다. 이때, 축전기는 제1 스위칭부를 통하여 구동 트랜지스터에 연결되어 데이터 전압과 구동 트랜지스터의 문턱 전압에 의존하는 제어 전압을 저장하고 제2 스위칭부를 통하여 구동 트랜지스터에 연결되어 제어 전압을 구동 트랜지스터에 공급한다. 본 발명에 의하면, 구동 트랜지스터와 유기 발광 소자의 문턱 전압이 열화되더라도 이를 보상하여 화질 열화를 방지할 수 있다.
표시 장치, 유기 발광 소자, 박막 트랜지스터, 축전기, 문턱 전압, 열화-
公开(公告)号：KR1020060015841A
公开(公告)日：2006-02-21
申请号：KR1020040064213
申请日：2004-08-16
Applicant: 재단법인서울대학교산학협력재단
CPC classification number: G09G5/001 , G09G3/3225 , G09G3/3648 , G09G2300/0833 , G09G2310/0291
Abstract: 본 발명은 능동구동 디스플레이(active matrix display)의 구동을 위한 아날로그 버퍼회로에 관한 것으로, 데이터신호를 샘플링하는 제1 트랜지스터와; 상기 제1 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 접속되며, 노드 A에서 게이트 전극과 드레인 전극이 접속된 제2 트랜지스터와; 제1 전원전압(VDD)을 수신하며, 액티브 신호에 따라 제어되는 제3 트랜지스터와; 상기 노드 A에 게이트 전극이 접속된 제4 트랜지스터와; 상기 제1 트랜지스터의 소스/드레인 전류 통로와 상기 노드 A 사이에 자신의 소스/드레인 전류통로가 접속되며, 게이트 전극과 드레인 전극이 접속된 제5 트랜지스터와; 제2 전원전압(VSS)을 수신하고, 상기 제5 트랜지스터의 드레인 전극에 자신의 소스/드레인 전류 통로가 접속되며, 리셋 신호에 따라 제어되는 제6 트랜지스터와; 상기 제2 전원전압(VSS)을 수신하고, 상기 제4 트랜지스터의 소스 전극에 자신의 소스/드레인 전류 통로가 접속되며, 리셋 신호에 따라 제어되는 제7 트랜지스터를 포함함을 특징으로 한다.
아날로그 버퍼회로, 능동구동 디스플레이, 부트스트래핑Abstract translation: 本发明涉及一种用于驱动有源矩阵显示器的模拟缓冲器电路，包括：用于采样数据信号的第一晶体管; 第二晶体管，其源极/漏极电流路径连接到第一晶体管的源极/漏极电流路径，并且具有连接到节点A的栅极电极和漏极电极; 第三晶体管，接收第一电源电压（VDD）并根据有效信号进行控制; 第四晶体管，具有连接到节点A的栅电极; 第五晶体管，其源极/漏极电流路径连接在第一晶体管的源极/漏极电流路径与节点A之间，并且具有连接的栅极电极和漏极电极; 第六晶体管，其接收第二电源电压VSS并连接到第五晶体管的漏极并具有其源极/漏极电流路径，并且根据复位信号被控制; 以及第七晶体管，其接收第二电源电压VSS并连接到第四晶体管的源电极，并且根据复位信号来控制其源极/漏极电流路径。
-
公开(公告)号：KR100537729B1
公开(公告)日：2005-12-19
申请号：KR1020020084935
申请日：2002-12-27
Applicant: 재단법인서울대학교산학협력재단
IPC: G02F1/136
Abstract: 본 발명은 박막트랜지스터 제조방법에 관한 것으로, 특히 소스/드레인 어닐링 공정 시 다결정 실리콘 박막트랜지스터의 소스/드레인 접합부에 발생하는 결정결함을 방지하는 박막트랜지스터 제조방법에 관한 것이다.
본 발명은 다결정 실리콘 박막트랜지스터의 소스/드레인 어닐링 시, 레이저광을 비스듬하게 기울여서 조사하는 OI-ELA(Oblique Incidence Excimer Laser Annealing) 방법을 제시함으로써 소스/드레인 접합부에도 레이저 에너지를 충분히 전달하여 접합부 결정 결함이 없는 다결정 실리콘 박막트랜지스터의 제작이 가능하다. 따라서, 박막트랜지스터의 ON/OFF 스위칭 특성이 우수하며, 장시간 구동에 대해서도 추가의 트랩 상태 생성이 적기 때문에 특성이 안정적으로 나타나는 장점이 있다.-
公开(公告)号：KR100520430B1
公开(公告)日：2005-10-11
申请号：KR1020030085035
申请日：2003-11-27
Applicant: 재단법인서울대학교산학협력재단
IPC: H01L29/73
Abstract: 본 발명은 전극이 칩 전면에 위치하는 수평형 절연게이트 바이폴라 트랜지스터에 관한 것이다.
본 발명의 수평형 절연게이트 바이폴라 트랜지스터는 소스 영역 내에 트렌치를 형성하여 소스 영역이 부분적으로 중단되도록 함으로써 소스 영역을 감싸고 있는 베이스 영역의 저항을 부분적으로 낮추어 주어 기생 사이리스트의 래치-업을 낮추도록 한다. 또한, 게이트 전극을 트렌치 내에 연장되도록 형성함으로써 유효 채널 폭을 증가시켜 순방향 전압 강하의 증가 없이 기생 사이리스터 래치-업을 억제 할 수 있도록 한다.
-
-
-
-
-
-
-
-
-
Search Results
111
records
(took 0.04 seconds)
