公开(公告)号：KR1020030033395A

公开(公告)日：2003-05-01

申请号：KR1020010065150

申请日：2001-10-22

Applicant: 한국전자통신연구원 ,  브이케이 주식회사

Inventor： 유현규 ,  이상국 ,  박문양 ,  김성도 ,  윤용식 ,  한선호 ,  김남수 ,  오영훈

IPC: H03F1/42

Abstract: PURPOSE: A broadband high gain amplification circuit is provided to maintain a high gain and a bandwidth even though an input frequency is increased. CONSTITUTION: An amplification part(100) amplifies an input signal. An impedance control part(200) constitutes a current mirror by receiving a constant voltage(Vb1), and improves a gain of the amplification part by increasing an output impedance of the amplification part at a half power frequency where the gain of the amplification becomes a half of its peak value. The impedance control part includes an inductor(210) connected to a power supply, and a PMOS(220) having a gate connected to the constant voltage and being connected to the inductor, and a resistor(230) connected between one side of the PMOS and another side of the inductor and connected to another side of the PMOS.

Abstract translation: 目的：提供宽带高增益放大电路，以便即使输入频率增加也能保持高增益和带宽。 构成：放大部分（100）放大输入信号。 阻抗控制部分（200）通过接收恒定电压（Vb1）构成电流镜，并且通过增加放大部分的输出阻抗来提高放大部分的增益，其中放大增益变为 其峰值的一半。 阻抗控制部分包括连接到电源的电感器（210）和具有连接到恒定电压并连接到电感器的栅极的PMOS（220）和连接在PMOS的一侧之间的电阻器（230） 并且电感器的另一侧并且连接到PMOS的另一侧。

公开(公告)号：KR1020030013194A

公开(公告)日：2003-02-14

申请号：KR1020010047550

申请日：2001-08-07

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  한선호 ,  박문양 ,  김성도 ,  윤용식 ,  김이섭 ,  양병도 ,  성기혁

IPC: G11C17/00

Abstract: PURPOSE: A low-power ROM is provided to be capable of reducing an area while lowering power consumption at a read operation. CONSTITUTION: Column selection transistors(Ms1-Msn) select one of a plurality of bit lines. A common connection terminal is connected in common to one ends of the column selection transistors, and precharges the bit lines with a charge sharing voltage when the column selection transistors are turned on. A precharge part(Mp1) precharges the common connection terminal with a power supply voltage(VCC). A reference voltage generating part is connected to the precharge part, and generates a reference voltage used to compare voltages of the bit lines. A sense amplifier(SA) receives the reference voltage and a charge sharing voltage of the common connection terminal.

Abstract translation: 目的：提供低功耗ROM，以便在读取操作时降低功耗，从而减少面积。 构成：列选择晶体管（Ms1-Msn）选择多个位线之一。 公共连接端子共同连接到列选择晶体管的一端，并且当列选择晶体管导通时，利用电荷共享电压对位线进行预充电。 预充电部分（Mp1）用公共连接端子对电源电压（VCC）进行预充电。 参考电压产生部分连接到预充电部分，并且产生用于比较位线的电压的参考电压。 读出放大器（SA）接收公共连接端子的参考电压和电荷共享电压。

公开(公告)号：KR1020030001044A

公开(公告)日：2003-01-06

申请号：KR1020010037363

申请日：2001-06-28

Applicant: 한국전자통신연구원

Inventor： 유현규 ,  장재홍 ,  김충기 ,  김성도 ,  윤용식 ,  박필재 ,  김천수 ,  황남 ,  박정우

IPC: H01L29/93

Abstract: PURPOSE: A variable passive device is provided to reduce a serial resistance and a serial loss of a varactor by connecting the varactor with a capacitor in parallel. CONSTITUTION: An N-type well region(26) is formed in the inside of a P-type substrate. A P+ diffusion region(22) and an N+ diffusion region(23) are formed in a predetermined interval in the inside of the N-type well region. An oxide layer is deposited on an upper portion of the N+ diffusion region(23). A polysilicon layer(25) is formed thereon. The P+ diffusion region(22) is connected with the polysilicon layer(25) by using a metal(21). An MOS is formed with the metal(21), the polysilicon layer(25), and the N+ diffusion region(23). A PN varactor is formed with the metal(21), the P+ diffusion region(22), the N+ diffusion region(23), and a metal(21a). The metal(21) is connected with a connection point(24) of the MOS and the P+ diffusion region(22). The P+ diffusion region(22) is used as one terminal of the PN varactor. The N+ diffusion region(23) is connected with the metal(21a).

Abstract translation: 目的：提供可变无源器件，通过并联连接变容二极管和电容器来减少串联电阻和变容二极管串联损耗。 构成：在P型衬底的内部形成有N型阱区（26）。 在N型阱区域的内部，以规定间隔形成P +扩散区域（22）和N +扩散区域（23）。 氧化物层沉积在N +扩散区（23）的上部。 在其上形成多晶硅层（25）。 P +扩散区域（22）通过使用金属（21）与多晶硅层（25）连接。 金属（21），多晶硅层（25）和N +扩散区（23）形成MOS。 PN变容二极管与金属（21），P +扩散区（22），N +扩散区（23）和金属（21a）形成。 金属（21）与MOS和P +扩散区（22）的连接点（24）连接。 P +扩散区域（22）用作PN变容二极管的一个端子。 N +扩散区域（23）与金属（21a）连接。

公开(公告)号：KR1020010058229A

公开(公告)日：2001-07-05

申请号：KR1019990062445

申请日：1999-12-27

Applicant: 한국전자통신연구원

Inventor： 윤용식 ,  김충환 ,  유현규 ,  박문양 ,  김성도 ,  김천수

IPC: H03G3/00

Abstract: PURPOSE: An auto gain control circuit of variable gain amplifier is provided to supply control voltage of automatic gain control circuit by using gate-source voltage drop of MOS transistor. CONSTITUTION: A fixed resistor and a variable resistor are equipped in an automatic gain control circuit of variable gain amplifier. The variable resistor is constituted with connecting a plurality of MOS transistor which is operated in linear region in parallel. A dynamic range(D) can be changed to linear decibel(dB) according to control voltage(Vc). The variable resistor(r) is installed to supply the control voltage(Vc) of a little value separately in turn after connecting a plurality of MOS transistor in linear region in parallel. The control voltage(Vc) which is input to each gate of each MOS transistor is made for enough voltage drop to gate-source voltage of previous MOS transistor, and is input to gate of appropriate MOS transistor. In other words, the control voltage to be small enough to previous gate-source voltage is input in turn to gate of each MOS transistor which is connected in parallel.

Abstract translation: 目的：提供可变增益放大器的自动增益控制电路，通过MOS晶体管的栅源电压降来提供自动增益控制电路的控制电压。 构成：可变增益放大器的自动增益控制电路配有固定电阻和可变电阻。 可变电阻器通过连接在线性区域中并联操作的多个MOS晶体管构成。 根据控制电压（Vc），动态范围（D）可以改变为线性分贝（dB）。 安装可变电阻器（r）以在并联连接多个MOS晶体管之后依次分别提供一些值的控制电压（Vc）。 输入到每个MOS晶体管的每个栅极的控制电压（Vc）用于足够的电压降到先前MOS晶体管的栅极 - 源极电压，并被输入到适当的MOS晶体管的栅极。 换句话说，足够小到先前栅极 - 源极电压的控制电压依次输入到并联连接的每个MOS晶体管的栅极。

公开(公告)号：KR1020010026538A

公开(公告)日：2001-04-06

申请号：KR1019990037893

申请日：1999-09-07

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 송원철 ,  정희범 ,  김귀동 ,  김성도

IPC: H03B5/12

Abstract: PURPOSE: A voltage-controlled oscillator having linear characteristic is provided to make a variation rate uniform without regard to a control voltage, so improve the characteristic of PLL. CONSTITUTION: The device includes a voltage-to-current converter(110) for converting an input control voltage into current, a current providing unit(120) for providing the converted current to an oscillator(130), and a voltage restricting unit(140) for restricting the voltage of the oscillator. The oscillator accepts the converted current to oscillate. The voltage-to-current converter has a buffer for compensating for a threshold voltage at the input port to operate normally from the initial operation state. The converter operates a transistor taking charge of conversion in a linear area to make a voltage/current conversion gain be linear.

Abstract translation: 目的：提供具有线性特性的压控振荡器，以使变化率均匀，而不考虑控制电压，从而提高PLL的特性。 构成：该装置包括用于将输入控制电压转换成电流的电压 - 电流转换器（110），用于将转换后的电流提供给振荡器（130）的电流提供单元（120）和电压限制单元（140） ）用于限制振荡器的电压。 振荡器接受转换的电流振荡。 电压 - 电流转换器具有用于补偿输入端口处的阈值电压以从初始操作状态正常工作的缓冲器。 转换器操作在线性区域中负责转换的晶体管，以使电压/电流转换增益为线性的。

公开(公告)号：KR100258066B1

公开(公告)日：2000-06-01

申请号：KR1019970069496

申请日：1997-12-17

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정희범 ,  김성도 ,  송원철 ,  김경수

IPC: G01R23/00

Abstract: PURPOSE: A clock frequency precision measuring apparatus is provided to output stable results even under unstable outputs of D-type flip-flops by using both of rising and falling edges of an input clock. CONSTITUTION: A reference signal edge detector(100) receives the reference signal(R128), an input clock(NCLK) and a reset signal(RSTB) to output edges, an RST_RNT and an EVL_NOW, and uses both of rising and falling edges of the input clock to constantly maintain precision and stability. An input signal detector(200) receives an external input clock, and receives the edges from the reference edge detector(100) to output the input clock to detect the absence of the input clock. A clock judging block(300) receives the input clock and the reset signal to generate a CKNG. The clock judging block(300) generates an output error signal '1' when at least one of the NOCLK and the CKNG is 1, and '0' when none of the NOCLK and the CKNG is 1.

Abstract translation: 目的：提供时钟频率精度测量装置，即使在D型触发器的不稳定输出下，通过使用输入时钟的上升沿和下降沿也能输出稳定的结果。 构成：参考信号边沿检测器（100）接收参考信号（R128），输入时钟（NCLK）和复位信号（RSTB）以输出边沿，RST_RNT和EVL_NOW，并且使用两个上升沿和下降沿 输入时钟不断保持精度和稳定性。 输入信号检测器（200）接收外部输入时钟，并从参考边缘检测器（100）接收边沿以输出输入时钟以检测输入时钟的不存在。 时钟判断块（300）接收输入时钟和复位信号以产生CKNG。 当NOCLK和CKNG中的至少一个为1时，时钟判断块（300）产生输出错误信号'1'，当NOCLK和CKNG都不为1时，时钟判断块（300）产生“0”。

公开(公告)号：KR1019980045940A

公开(公告)日：1998-09-15

申请号：KR1019960064192

申请日：1996-12-11

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 김성도 ,  정희범 ,  송원철

IPC: H04L29/02

Abstract: 본 발명은 FIFO에서 읽기-쓰기포인터의 오류검출 및 자동복구장치에 관한 것이다. 종래 FIFO의 경우에는 읽기-쓰기포인터의 초기화 실패로 인한 비정상적인 읽기-쓰기포인터 상태에서 FIFO가 동작하게 되면 FIFO 고유의 특성인 First-In First-Out 기능을 상실하게 되고 재초기화 없이는 영원히 복구되지 않는 문제점이 있었다. 이를 해결하기 위해 본 발명은 쓰기 동작에서 레지스터로 유효 데이터를 저장하면서 무조건 해당 레지스터에 할당된 FULL-FLAG 신호를 인에이블 시키지 않고 그 때의 읽기-쓰기포인터 관계와 읽기포인터가 위치한 레지스터의 EMPTY_FLAG 신호를 확인하여 그 결과에 따라 선택적으로 인에이블 시킴으로서 초기에 약간의 데이터 손실은 존재하지만 불필요한 재초기화 동작이나 이로 인한 데이터 전송의 단절없이 자동적으로 First-In First-Out 기능을 복구하게 하는 FIFO에서 읽기-쓰기포인터의 오류검출 및 자동복구장치를 제안한 것이다.

公开(公告)号：KR100137059B1

公开(公告)日：1998-06-01

申请号：KR1019940036380

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 정희범 ,  김성도 ,  서정욱 ,  송원철 ,  이훈복

IPC: H04B1/16

Abstract: 본 발명은 입력되는 시스템 상태신호를 이용해서 전송시스템에서 필요로 하는 경보신호를 발생시키는 고속경보발생장치에 관한 것으로, 입력상태신호와, 입력상태신호를 주기적으로 검색하도록 하는 두개의 제어신호들(CS1,CS2)을 받아들이고 계수기초기화신호와 계수기동작신호 및 경보신호를 출력하는 입력상태검출 및 경보발생회로(11)와, 이 입력상태 검출 및 경보발생회로(11)로부터의 계수기초기화신호 및 계수기동작신호를 받아들여서 계수를 수행하고 계수가 완료되면 계수완료신호를 입력상태검출 및 경보발생회로(11)로 제공하는 계수기회로(12)로 구성된다.
이로써, 고속 전송 시스템으로 안정된 경보신호를 공급할 수 있는 회로를 간단하게 구성할 수 있다.