公开(公告)号：KR1019970003830B1

公开(公告)日：1997-03-22

申请号：KR1019930027029

申请日：1993-12-09

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  박철순

IPC: H01L21/328

Abstract: A method of forming an n-type ohmic contact for a heterojunction bipolar transistor (HBT) is provided to enhance electrical characteristics by rapid thermal treatment through application of an ECR insulating film. This method includes the steps of forming a buffer layer (7), a sub-collector layer (6), a collector layer (5), a base layer (4), a spacer layer (3), an emitter layer (2), and a cap layer (1) on a semi-insulating GaAs substrate; depositing an Ni layer (10), a Pd layer (11), an AuGe alloy layer (12), a Pd layer (13), and an Au layer (14) to form an n-type emitter layer (9); serially forming a silicon oxide film (15) and a silicon nitride film (16) on the emitter layer (9) and the cap layer (1) as a mixed gas plasma using microwaves; and forming an alloy region (17).

Abstract translation: 提供了形成用于异质结双极晶体管（HBT）的n型欧姆接触的方法，以通过施加ECR绝缘膜通过快速热处理来增强电特性。 该方法包括形成缓冲层（7），副集电极层（6），集电极层（5），基极层（4），间隔层（3），发射极层（2） 和半绝缘GaAs衬底上的覆盖层（1）; 沉积Ni层（10），Pd层（11），AuGe合金层（12），Pd层（13）和Au层（14）以形成n型发射极层（9）; 使用微波作为混合气体等离子体在发射极层（9）和盖层（1）上串联形成氧化硅膜（15）和氮化硅膜（16） 并形成合金区域（17）。

公开(公告)号：KR1019970004186A

公开(公告)日：1997-01-29

申请号：KR1019950017305

申请日：1995-06-24

Applicant: 한국전자통신연구원

Inventor： 박경현 ,  장동훈 ,  이중기 ,  박철순 ,  조호성

IPC: H01S5/10

Abstract: 본 발명은 레이저 다이오드에 관한 것으로서, 오믹접촉층 상부의 전극이 서로 소정 거리 이격되고 오믹접촉층의 길이 방향과 수직을 이루는 다수 개의 빗살을 갖는 빗의 형상으로 형성하여 활성층에서 광을 불연속적으로 발생시키거나, 또는,리지형태인 제3클래드층과 오믹접촉층의 폭을 주기적으로 다르게하여 활성층에서 광을 공진기의 폭(W1)(W2)에 따라 서로다른 횡모드 분포를 갖도록 발생시켜 공진기의 가장자리 부분에서 상대적으로 높은 이득에 의해 중심 부분 보다 밝게되는광을 공진기의 길이 방향으로 짧은 길이를 갖도록 유도한다. 따라서, 높은 차수의 횡모드에 대응하는 밝은 띠가 짧게 무질서하게 형성되거나 발진자체를 억제하여 공진기의 기본 횡모드만 여기시킴으로써 출력되는 광의 방사 패턴의 중심 축이굴절되는 것을 방지하여 광출력의 안정도를 향상시킬 수 있다.

公开(公告)号：KR1019960026944A

公开(公告)日：1996-07-22

申请号：KR1019940036371

申请日：1994-12-23

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성호 ,  최성우 ,  박문평 ,  박철순

IPC: H01L29/778

公开(公告)号：KR1019960019599A

公开(公告)日：1996-06-17

申请号：KR1019940032093

申请日：1994-11-30

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  윤형섭 ,  양전욱 ,  박형무 ,  박철순

IPC: H01L21/334

Abstract: 본 발명은 갈륨비소 HEMT소자의 티(T)형 게이트 형성방법에 관한 것으로 보다 상세하게는 저잡음 특성이 우수하고 동작속도가 빨라 통신용 소자 및 고속 컴퓨터에 많이 이용되는 갈륨비소 HEMT소자의 게이트금속에 있어서 광 노광과 전자빔 노광을 병행하여 사용하고 저온 중간막을 이용함으로써 매우 안정하고 낮은 저항을 갖는 T형 게이트 금속을 형성할 수 있는 티(T)형 게이트 형성방법에 관한 것이다.
특징적인 구성으로는 반절연성의 갈륨비소기판위에 2차원 전자가스층을 형성하고 그 위에 다시 식각정지를 위한 알미늄 갈륨비소층을 형성한 후 갈륨비소도핑층을 형성하여 성장시킨 기판을 이용하여 티(T)형 게이트를 형성하는 갈륨비소 HEMT소자의 티(T)형 게이트 제조방법에 있어서, 상기 기판의 갈륨비소도핑층위에 전자빔에 의해 노광을 실시하기 위해 1차로 전자빔 노광용 감광막을 도포하여 열처리하는 제1공정과, 상기 제1공정에서 열처리된 감광막위에 중간막을 도포하여 저온에서 저온 중간막을 형성하는 제2공정과, 상기 제2공정에서 형성된 저온 중간막위에 다시 광에 의한 노광을 실시하기 위해 광 노광용 감광막을 도포하여 열처리하는 제3공정과, 상기 제3공정에서 열처리된 광 노광용 감광막을 스테퍼로 노광하여 원하는 패턴을 형성하고 그 형상을 이용하여 상기 저온 중간막을 습식식각방법에 의해 수평방향으로 과식각하여 광 노광용 감광막의 아래에 언더컷팅부를 만드는 제4공정과, 상기 제4공정의 식각이후 전자빔을 사용하여 전자빔 노광용 감광막위에 원하는 미세한 패턴을 형성하고 그 패턴을 이용하여 갈륨비소도핑층을 선택적으로 리세스식각하여 T형상을 형성하는 제5공정과, 상기 제5공정에서 형성된 T형상을 이용하여 게이트 금속을 증착하는 제6공정과, 상기 제6공정에서 증착된 게이트 금속을 리프트-오프방법으로 T형 게이트를 형성하는 제7공정으로 이루어짐에 있다.

公开(公告)号：KR1019960002807A

公开(公告)日：1996-01-26

申请号：KR1019940014064

申请日：1994-06-21

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 박성호 ,  박철순 ,  박형무

IPC: H01L27/08

Abstract: 화합물 반도체을 이용한 이종접합 바이폴라 트랜지스터(Heterojunction Bipolar Tramsistor, HBT)의 제조방법에 관한 본 발명은 공정의 신뢰성에 막대한 영향을 미치는 활성 영역들, 즉 에미터, 베이스 및 콜렉터 전극 형성시에 각 패드금속을 동시에 형성시킴과 아울러 각 전극들과 각 패드 사이를 미세한 금속선에 의해 접속시키고, 이어서 수차례의 메사식각에 의해 각각의 전극들과 패드 영역을 분리시킴으로써, 미세한 전극패턴상에 배선을 위한 더욱 미세한 접촉창을 형성할 필요를 없애 공정을 단순화시키고, 1마이크로미터 이하인 에미터를 갖는 소자에서도 신뢰성있는 배선의 확보가 가능하다.

公开(公告)号：KR1019950021158A

公开(公告)日：1995-07-26

申请号：KR1019930029349

申请日：1993-12-23

Applicant: 한국전자통신연구원

Inventor： 양전욱 ,  강석봉 ,  최영규 ,  박철순 ,  박형무

IPC: H01L21/30

Abstract: 본 발명은 금속 반도체 전계효과 트랜지스터소자의 제조방법에 관한 것으로특히 패턴전사과정에서 광학적스탭퍼를 이용하여 포토레지스트막을 2중 노광하여 미세한 패턴을 형성하는 방법에 관한 것이다. 본 발명은 반절연GaAs기판(1)상에 포지티브 포토레지스트막(2)을 도포하고 열처리를 한 후, 마스크(3)상의 패턴크기로부터 일정배율 축소하여 광학적 스텝퍼로 1차 노광시키는 공정과, 상기 광학적 스텝퍼의 스테이지를 횡방향으로 일정거리 이동시켜 상기 포토레지스트막(2)에 2차 노광시켜 미세한 패턴의 크기를 형성하는 공정과, 상기 포토레지스트막(2)을 현상시키는 공정을 거쳐 완성된다. 따라서 본 발명은 금속 반도체 전계효과 트랜지스터의 게이트를 형성하는데 적용되며, 또한 미세한 선폭의 배선과 HEMT의 제작과 다른 미세한 패턴을 필요로 하는 소자의 제작에 이용된다.

公开(公告)号：KR1019950015654A

公开(公告)日：1995-06-17

申请号：KR1019930024333

申请日：1993-11-16

Applicant: 한국전자통신연구원

Inventor： 박성호 ,  박철순 ,  박형무

IPC: H01L21/331

Abstract: 본 발명은 갈륨비소 화합물 반도체 트랜지스터의 제조방법에 관한 것으로, 구체적으로, ECR 플라즈마 실리콘산화막을 선택적으로 증착하여 이종접합 바이폴라 트랜지스터를 제조하는 방법에 관한 것이다.
다시 말하면 이종접합 바이폴라 트랜지스터소자 제작시 공정의 신뢰성에 가장 큰 영향을 미치는 활성영역 즉, 에미터, 베이스, 콜렉터간의 큰 단차로 인한 금속간 연결의 재현성을 향상시키고 공정의 단순화를 목적으로 한다.
분자선성장(MBE)이나 유기금속화학증착법(MOCVD)으로 성장된 통상의 이종접합 바이폴라 트랜지스터의 기판을 사용하여 여러번의 메사식각 방법에 의해 형성된 각 에미터, 베이스, 콜렉터 및 소자분리영역간의 큰 단차를 제1, 제2 ECR 플라즈마에 의한 실리콘산화막 또는 질화막을 선택적으로 증착하여 평탄화시킴으로써 비어를 사용하지 않고도 신뢰성있게 주파수 응답특성의 측정이 가능한 고성능의 이종접합 바이폴라 트랜지스터를 제작할 수 있다.

公开(公告)号：KR100056906B1

公开(公告)日：1992-12-01

申请号：KR1019900003291

申请日：1990-03-12

Applicant: 한국전자통신연구원

Inventor： 이재신 ,  박철순 ,  김도진 ,  강진영

IPC: H01L27/04

公开(公告)号：KR100264532B1

公开(公告)日：2000-09-01

申请号：KR1019980036192

申请日：1998-09-03

Applicant: 한국전자통신연구원 ,  주식회사 케이티

Inventor： 이진희 ,  박병선 ,  윤형섭 ,  박철순

IPC: H01L21/334

Abstract: 본 발명은 모드(mode) 또는 문턱전압이 각기 다른 전계효과 트랜지스터를 동시에 제조하는 방법에 관한 것으로, 각 트랜지스터의 게이트 전극과 접하게 될 반도체층 부분을 각기 다른 폭으로 노출하는 감광막 패턴을 형성하고, 감광막 패턴을 식각마스크로 반도체층을 식각하여 반도체 층 내에 각기 다른 깊이의 게이트 리세스가 형성되도록 함으로써 각 게이트 리세스 바닥에 각기 다른 두께의 반도체층을 잔류시킨 후, 상기 각 게이트 리세스 바닥에 잔류하는 반도체층과 접하는 게이트 전극을 형성하는데 그 특징이 있다. 이에 의해, 문턱전압이 각기 다른 트랜지스터 또는 증가형 모드 트랜지스터와 공핍형 모드 트랜지스터를 동일한 마스크를 사용하여 제조할 수 있어 공정 단계를 감소시킬 수 있고, 소자의 신뢰도를 향상시키며 제조 비용을 감소시킬 수 있다.

公开(公告)号：KR100261268B1

公开(公告)日：2000-08-01

申请号：KR1019970070308

申请日：1997-12-19

Applicant: 한국전자통신연구원

Inventor： 이진희 ,  박병선 ,  윤형섭 ,  박철순 ,  편광의

IPC: H01L21/288

Abstract: PURPOSE: A method for fabricating a modified gate by a lithography and an electroplating method is provided to improve the characteristics of a device, by reducing a gate resistance by increasing a section area, and by reducing a parasitic component generated between a gate head and an ohmic layer with lengthening a leg of the gate. CONSTITUTION: An ohmic metal layer(AuGe/Ni/Au)(3) is formed after growing an active layer(2) on a compound semiconductor substrate(1). The first resist(4) for gate leg is deposited, and a gate electrode pattern is formed. The resist for gate leg is PMMA and is annealed at about 180 deg.C. And, electron beam lithography process is performed to form a narrow gate when forming a pattern. The width of the pattern is below 0.25 micrometer. Then, a base metal layer(Ti/Ni)(5) for electroplating is formed on the micro pattern. And, the second resist film(6) is deposited, and is patterned with a mask pattern of the gate head. That is, the gate head pattern is formed using a light exposure method to control a gate resistance. Then, a gold(7a,7) is electroplated on the gate metal, and then, the gate metal with a long leg and large head is formed by lifting off the resist layer.

Abstract translation: 目的：提供通过光刻和电镀方法制造修改的栅极的方法，以通过增加截面积来减小栅极电阻，并且通过减小在栅极头和栅极之间产生的寄生分量来改善器件的特性 欧姆层延长了门的一条腿。 构成：在化合物半导体衬底（1）上生长活性层（2）之后形成欧姆金属层（AuGe / Ni / Au）（3）。 淀积用于栅极支脚的第一抗蚀剂（4），形成栅电极图案。 门脚的抗蚀剂为PMMA，并在约180℃退火。 并且，当形成图案时，执行电子束光刻工艺以形成窄栅极。 图案的宽度低于0.25微米。 然后，在微图案上形成用于电镀的贱金属层（Ti / Ni）（5）。 并且，沉积第二抗蚀剂膜（6），并用栅极头的掩模图案构图。 也就是说，使用曝光方法形成栅极头图案以控制栅极电阻。 然后，在栅极金属上电镀金（7a，7），然后通过剥离抗蚀剂层形成具有长腿和大头部的栅极金属。