-
公开(公告)号：KR100454505B1
公开(公告)日：2004-10-28
申请号：KR1020020050124
申请日：2002-08-23
Applicant: 한국전자통신연구원
IPC: C25D7/12
Abstract: PURPOSE: An electroplating device is provided which further improves uniformity of plating thickness by changing a member for resting an object to be plated into an electrode ring and constructing the electrode ring in an inclined shape so that bubbles generated from the surface of wafer that is the object to be plated are easily removed. CONSTITUTION: The electroplating device comprises a plating pot(100) which forms an external appearance, and in which a plating solution is contained; a metal box(110) positioned inside the plating pot and formed of the same metal as plating metal; an inclined electrode ring(120) which is positioned oppositely to the metal box in the plating pot, and on which an object to be plated is rested; a metal box fixing frame(140) for fixing the metal box; an electrode ring fixing frame(130) for fixing the inclined electrode ring; and power supply terminals(150,160) connected to the metal box and inclined electrode ring, wherein a wafer holder(170) is attached to the inclined electrode ring so that a wafer i.e., the object to be plated is rested on the wafer holder, wherein a chemical resistant material such as Teflon and polyethylene is coated on the surface of the metal box fixing frame and electrode ring fixing frame, and wherein the power supply terminals are connected to the metal box and inclined electrode ring through an inner part of the metal box fixing frame and electrode ring fixing frame.
Abstract translation: 目的：提供一种电镀装置，其通过改变用于将待电镀物体放置到电极环中的构件并且以倾斜形状构造电极环以使得从晶片表面产生的气泡 被镀物体很容易被去除。 构成：电镀装置包括形成外观并且包含电镀液的电镀锅（100） 金属盒（110），所述金属盒（110）定位在所述电镀锅内并且由与电镀金属相同的金属形成; 一个倾斜的电极环（120），该电极环与电镀锅中的金属盒相对地定位，并且在其上放置待电镀的物体; 金属盒固定框架（140），用于固定金属盒; 用于固定倾斜电极环的电极环固定框架（130） 和连接到所述金属盒和倾斜电极环的电源端子（150,160），其中晶片保持器（170）附接到所述倾斜电极环，使得晶片，即待镀物体放置在晶片保持器上，其中 在金属盒固定框架和电极环固定框架的表面涂覆有特氟隆，聚乙烯等耐化学性材料，其中，电源端子通过金属盒内部与金属盒和倾斜电极环连接 固定框架和电极环固定框架。
-
公开(公告)号：KR102261740B1
公开(公告)日：2021-06-09
申请号：KR1020170027956
申请日：2017-03-03
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/02 , H01L21/027 , H01L29/66 , H01L29/423 , H01L29/45 , H01L21/762
-
公开(公告)号：KR102211392B1
公开(公告)日：2021-02-04
申请号：KR1020160016412
申请日：2016-02-12
Applicant: 한국전자통신연구원
Abstract: 본발명은패치안테나에관한것으로, 본발명의일 실시예에따른패치안테나는, 복수의유전체층들이적층된다층기판; 상기다층기판의중심영역의외부에서, 상기복수의유전체층들사이에개재된적어도하나의금속패턴층; 상기다층기판의상부면상에배치되고, 상기중심영역내에위치하는안테나패치; 상기다층기판의하부면에배치된접지층; 상기복수의유전체층들을관통하여상기금속패턴층과상기접지층을전기적으로연결하고, 상기중심영역을에워싸는복수의연결비아패턴들; 상기다층기판의상부면상에배치되고상기중심영역외부에위치하는제1 전송선로부와, 상기다층기판의상부면상에배치되고상기중심영역내에위치하는제2 전송선로부를포함하는전송선로; 및상기다층기판의중심영역내에서상기제2 전송선로부의아래에위치하는임피던스변환기를포함할수 있다.
-
公开(公告)号：KR101928814B1
公开(公告)日：2018-12-14
申请号：KR1020120047360
申请日：2012-05-04
Applicant: 한국전자통신연구원
Abstract: 본 발명은 GaN(질화갈륨)계 화합물 전력반도체 장치 및 그 제조 방법에 관한 것으로, 질화 갈륨계 화합물 전력반도체 장치는 웨이퍼 상에서 성장하여 형성된 질화 갈륨계 화합물 소자; 상기 질화 갈륨계 화합물 소자에 소스, 드레인 및 게이트를 포함하는 접촉 패드; 상기 질화 갈륨계 화합물 소자가 플립칩 본딩되는 모듈 기판; 상기 모듈 기판상에 형성되는 본딩 패드; 및 상기 접촉 패드와 상기 본딩 패드가 플립칩 본딩될 수 있도록 상기 모듈 기판의 상기 본딩 패드에 형성되는 범프를 포함하고, 범프를 기판에 전면공정(wafer level)으로 형성함으로써 공정비용이 저렴하며, 기판의 서브 소스 접촉 패드 및 서브 드레인 접촉 패드가 엑티브 영역에 형성되므로 AlGaN HEMT소자에서 발생한 열을 빠르게 방출하고, 기판에 비아홀을 형성하고 전도성 금속으로 비아 홀을 충전함으로써 AlGaN HEMT소자에서 발생한 열을 효율적으로 방출한다는 효과가 있다.
-
公开(公告)号：KR101903509B1
公开(公告)日：2018-10-05
申请号：KR1020120075571
申请日：2012-07-11
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/778
CPC classification number: H01L21/28008 , H01L21/28587 , H01L29/42316 , H01L29/66863
Abstract: 본발명은소자의누설전류를감소시키고소자의항복전압이개선된고성능의전계효과형화합물반도체소자의제조방법에관한것으로, 상기전계효과형화합물반도체소자의제조방법은기판상에, 활성층과, 오믹층을적층하고, 상기오믹층상에제1 산화막층을형성하는단계와, 상기제1 산화막층, 상기오믹층및 상기활성층의소정영역에수직으로메사영역을형성하는단계; 상기메사영역에질화막을증착하여질화막층을형성한후, 상기메사영역을평탄화하는단계; 상기제1 산화막층상에오믹전극을형성하는단계와, 상기오믹전극이형성된반도체기판상에제2 산화막층을형성한후, 미세게이트레지스트패턴을형성하고, 제1산화막층, 질화막층및 제2 산화막층의 3층절연층을건식식각하여언더컷(under-cut) 형상의프로파일을갖는미세게이트패턴을형성하는단계와, 상기미세게이트패턴이형성된반도체기판상에공중합체레지스트를도포하여감마형게이트전극의헤드패턴을형성하여게이트리세스영역을형성하는단계및 상기게이트리세스영역이형성된반도체기판상에내열성금속을증착하여감마형게이트전극을형성하는단계를포함한다.
-
Patent Agency Ranking
公开(公告)号：KR1020170115634A
公开(公告)日：2017-10-18
申请号：KR1020160042711
申请日：2016-04-07
Applicant: 한국전자통신연구원
Abstract: 반도체소자의테스트소켓은하부베이스, 및상기하부베이스의중앙부에서돌출된상부베이스를포함하는베이스; 반도체소자가인입되는개구홀, 및상기반도체소자의리드선들에접촉되는콘택패드들을구비하고, 상기상부베이스상에배치되는회로기판; 상기개구홀하부의상기상부베이스에삽입되며, 상기개구홀에인입된상기반도체소자에열을가하는히터블록; 상기히터블록및 상기상부베이스사이에배치되는내열성코팅막; 상기상부베이스의형상에대응하는요부를구비하는커버; 및상기커버의요부에안착되고, 상기회로기판에마주하는콘택시트를포함한다.
Abstract translation: 一种半导体器件的测试插座包括：基座，包括下基座和从下基座的中央部分突出的上基座; 开口孔，半导体元件通过该开口孔被拉动，并且接触垫接触半导体元件的引线，电路板设置在上基座上; 加热器块插入开口孔下方的上部基座中，并将热量施加到被吸入开口孔中的半导体元件; 设置在加热器块和上底座之间的耐热涂膜; 具有与上底座的形状对应的凹部的罩; 还有一个接触片放在盖子的凹槽上并面向电路板。
-
公开(公告)号：KR1020170097808A
公开(公告)日：2017-08-29
申请号：KR1020160019012
申请日：2016-02-18
Applicant: 한국전자통신연구원
IPC: H01L29/772 , H01L29/51 , H01L21/225 , H01L21/027 , H01L21/768 , H01L21/20
Abstract: 질화물계트랜지스터의제조방법은기판상에소스전극, 드레인전극, 게이트전극및 전극패드를형성하는단계; 상기소스전극및 상기드레인전극중 하나와상기전극패드를노출시키는제1 개구부들을구비하는제1 포토레지스트패턴을형성하는단계; 상기제1 개구부에의해노출된전극, 상기전극패드, 및상기제1 포토레지스트패턴상에시드금속층을형성하는단계; 상기제1 개구부에의해노출된전극및 상기전극패드사이의상기시드금속층을노출시키는제2 개구부를구비하는제2 포토레지스트패턴을형성하는단계; 노출된상기시드금속층상에도금법을이용하여배선을형성하는단계; 및용매를이용하여상기제1 포토레지스트패턴및 상기제2 포토레지스트패턴을제거하며, 상기제1 및제2 포토레지스트패턴사이의시드금속층을제거하는단계를포함한다. 여기서, 상기제1 개구부는상부로갈수록폭이증가하는형상을가질수 있다.
Abstract translation: 一种制造氮化物基晶体管的方法包括：在衬底上形成源电极，漏电极，栅电极和电极焊盘; 形成具有源电极和漏电极中的一个的第一光致抗蚀剂图案以及暴露电极焊盘的第一开口; 在所述电极，所述电极焊盘和由所述第一开口暴露的所述第一光刻胶图案上形成电极金属层; 形成具有通过所述第一开口暴露的电极的第二光致抗蚀剂图案和暴露所述电极焊盘之间的所述种子金属层的第二开口; 使用电镀方法在暴露的种子金属层上形成布线; 并且使用溶剂去除第一光致抗蚀剂图案和第二光致抗蚀剂图案，并且去除第一和第二光致抗蚀剂图案之间的种子金属层。 这里，第一开口可以具有朝着顶部增加宽度的形状。
-
公开(公告)号：KR1020170095455A
公开(公告)日：2017-08-23
申请号：KR1020160016435
申请日：2016-02-12
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L29/66 , H01L29/78 , H01L29/45 , H01L29/417
CPC classification number: H01L29/404 , H01L21/6835 , H01L29/0619 , H01L29/0657 , H01L29/2003 , H01L29/205 , H01L29/401 , H01L29/4175 , H01L29/66462 , H01L29/7786 , H01L29/7787 , H01L2221/68327 , H01L2221/6834
Abstract: 본발명의실시예에따른고전자이동도트랜지스터는서로마주보는제1면과제2 면을포함하고, 상기제1 면과상기제2 면을관통하는비아홀을구비한기판과, 상기기판의제1 면상에제공된활성층과, 상기활성층상에위치하고상기활성층의일부를노출하는게이트리쎄스영역을포함한캡층과, 상기캡층상에위치하며상기캡층및 상기활성층중 어느하나의층에오믹접촉한소스전극과, 상기캡층상에서상기소스전극으로부터이격되며상기캡층에오믹접촉한드레인전극과, 상기소스전극과상기드레인전극상에위치하고상기게이트리쎄스영역에대응되는개구부를구비하여상기게이트리쎄스영역을노출시키는절연층과, 상기절연층상에서상기소스전극과상기드레인전극사이에위치한제1 전계전극과, 상기절연층상에서상기제1 전계전극과전기적으로연결된게이트전극및 상기기판의제2 면상에제공되며상기비아홀을통해상기활성층과접촉되는제2 전계전극을포함한다.
Abstract translation: 根据本发明的晶体管包括彼此面对的第一表面分配第二表面的一个实施例的高电子迁移率，通孔具有贯穿该第一表面和第二表面的衬底，所述第一的所述衬底 和设置在所述表面上，其中，所述活性位于所述层上的覆盖层，包括一栅极栗sseseu区域以暴露所述有源层的一部分和定位在所述层上的帽和帽层中的任何一个层的欧姆接触的源电极与所述有源层和在有源层 从源电极在所述帽层并定位在欧姆接触漏电极，源电极和与具有暴露栅极栗sseseu区域对应于栅极栗sseseu面积的开口的帽层的漏电极，间隔开 绝缘层，第一场电极位于所述绝缘层上的源电极和在所述绝缘层和所述第一栅电极连接到所述第一场电极及电漏电极与所述设备之间 议程设置和第二侧面包括第二场电极，其与通过通孔的有源层接触。
-
公开(公告)号：KR1020170089466A
公开(公告)日：2017-08-04
申请号：KR1020160009519
申请日：2016-01-26
Applicant: 한국전자통신연구원
Abstract: 본발명의실시예에따른궤환증폭기는입력단자로부터입력되는입력신호를증폭시켜출력단자로출력하는증폭회로부와, 상기입력단자와상기출력단자사이에직렬로연결된제1 고정저항과제2 고정저항을포함하는궤환회로부와, 서로다른레벨의제어신호에따라상기제1 고정저항의적용여부를결정하는신호레벨동작선택부와, 상기제어신호에따라상기제2 고정저항의적용여부를제어하는신호검출부와, 바이어스전압을생성하는바이어스회로부를포함하고, 상기제1 고정저항과상기제2 고정저항은상기제어신호에따라선택적으로적용한다.
Abstract translation: 根据本发明实施例的反馈放大器包括：放大器电路部分，用于放大从输入端子输入的输入信号并将放大的输入信号输出到输出端子;以及第一固定电阻任务2固定电阻器，串联连接在输入端子和输出端子之间 信号电平操作选择器，用于根据不同电平的控制信号确定是否施加第一固定电阻器，信号检测器，用于根据控制信号控制是否施加第二固定电阻器， 以及用于产生偏置电压的偏置电路，其中根据控制信号选择性地施加第一固定电阻器和第二固定电阻器。
-
公开(公告)号：KR1020160037747A
公开(公告)日：2016-04-06
申请号：KR1020150120212
申请日：2015-08-26
Applicant: 한국전자통신연구원
Abstract: 반도체채널저항의등가회로를구성하는방법은, 반도체채널저항의제 1 전극및 제 2 전극을정의하는단계, 상기제 1 전극및 상기제 2 전극사이에연결되는수동소자부를정의하는단계및 상기수동소자부내 상기적어도두 개의수동소자의파라미터값을각각결정하는단계를포함한다. 여기에서, 상기수동소자부는병렬연결된적어도두 개의수동소자를포함한다. 따라서, 주파수변화에도불구하고반도체채널저항의특성을정확히나타낼수 있다.
Abstract translation: 一种用于构造半导体沟道电阻器的等效电路的方法包括限定半导体沟道电阻器的第一电极和第二电极的步骤，限定连接在第一电极和第二电极之间的无源元件部分的步骤，以及 分别确定无源元件部分中的至少两个无源元件的参数值的步骤。 这里，无源元件部分包括并联连接的至少两个无源元件。 因此，即使频率变化，也能够准确地显示半导体通道电阻的特性。
-
-
-
-
-
-
-
-
-
Search Results
89
records
(took 0.025 seconds)
