公开(公告)号：FR2813707A1

公开(公告)日：2002-03-08

申请号：FR0011419

申请日：2000-09-07

Applicant: ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  CHANTRE ALAIN ,  MARTY MICHEL ,  JOUAN SEBASTIEN

IPC: H01L21/331 ,  H01L29/10 ,  H01L21/28

Abstract: Fabrication of a bipolar transistor on a monocrystalline silicon substrate (1) with a first type of conductivity incorporates a stage of carbon implantation at the surface of the substrate followed by annealing, before epitaxial formation of the base of the transistor in the form of a multi-layer (T) semiconductor incorporating at least one lower layer (4), a median heavily doped layer (5) with a second type of conductivity and a upper layer (6) which contacts a heavily doped emitter (9) with the first type of conductivity. An Independent claim is included for a hetero-junction bipolar transistor produced.

公开(公告)号：FR2803091B1

公开(公告)日：2002-03-08

申请号：FR9916283

申请日：1999-12-22

Applicant: ST MICROELECTRONICS SA

Inventor： MARTY MICHEL ,  DUTARTRE DIDIER ,  CHANTRE ALAIN ,  FELLOUS CYRIL

IPC: H01L21/223 ,  H01L21/331 ,  H01L21/8222

公开(公告)号：FR2798195A1

公开(公告)日：2001-03-09

申请号：FR9911142

申请日：1999-09-02

Applicant: ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  OBERLIN JEAN CLAUDE

IPC: G01N23/20 ,  H01L21/20

Abstract: The x-ray diffraction spectrum of the structure is measured. The diffraction spectra of a monocrystalline silicon substrate, and a monocrystalline silicon substrate completely covered with a layer of monocrystalline SiGe, are simulated. Simulated spectra are added, assigning weights (a) and (1-a), to obtain a summed spectrum. The summed spectrum is compared with the measured spectrum. Simulation parameters and weighting (a) are adjusted, to reduce the difference between summed, and measured spectra.

公开(公告)号：FR2783093B1

公开(公告)日：2000-11-24

申请号：FR9811221

申请日：1998-09-04

Applicant: ST MICROELECTRONICS SA

Inventor： DELPECH PHILIPPE ,  ROBILLIART ETIENNE ,  DUTARTRE DIDIER

IPC: H01L21/02 ,  H01L29/92

Abstract: Built-in capacitance (C1) on a silicon substrate (7) comprises a first highly doped polysilicon electrode (1), a thin layer (3) of silicon oxide, a second polysilicon electrode (10) and a silicide layer (4) over the second electrode. The second electrode has a high dopant concentration at the interface with the silicon oxide and a relatively low dopant concentration at the interface with the silicide layer. An Independent claim is also included for an integrated circuit, comprising at least one capacitance as above.

公开(公告)号：FR3046492A1

公开(公告)日：2017-07-07

申请号：FR1563507

申请日：2015-12-31

Applicant: ST MICROELECTRONICS SA ,  STMICROELECTRONICS (CROLLES 2) SAS ,  COMMISSARIAT ENERGIE ATOMIQUE

Inventor： BERTHELON REMY ,  DUTARTRE DIDIER ,  MORIN PIERRE ,  ANDRIEU FRANCOIS ,  BAYLAC ELISE

IPC: H01L21/331 ,  H01L21/76

Abstract: L'invention concerne un procédé de réalisation d'un transistor comprenant les étapes suivantes : a) former une couche semiconductrice (52) s'étendant sur une couche isolante ; b) oxyder thermiquement la couche semiconductrice sur toute son épaisseur selon deux barres (38) s'étendant dans la direction de la largeur de grille du transistor; et c) former des tranchées d'isolement orientées dans la direction de la longueur de grille du transistor, la couche semiconductrice étant contrainte avant ou après l'étape a).

公开(公告)号：FR3019373A1

公开(公告)日：2015-10-02

申请号：FR1452845

申请日：2014-03-31

Applicant: ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  JAOUEN HERVE

IPC: H01L21/20 ,  H01L21/02 ,  H01L21/763 ,  H01L29/04

Abstract: Procédé de réalisation d'une plaque de semi-conducteur adaptée pour la fabrication d'un substrat SOI, comprenant les étapes suivantes : - réalisation, sur la face supérieure (2) d'un support semi-conducteur (1), d'une première couche (4) de semi-conducteur polycristallin; puis formation d'une zone d'interface (12) sur la face supérieure (7) de ladite première couche (4), ladite zone d'interface (12) présentant une structure distincte de la structure cristalline celle de ladite première couche (4) ; puis réalisation sur ladite zone d'interface (12), d'une deuxième couche (14) de semi-conducteur polycristallin.

公开(公告)号：FR2900275A1

公开(公告)日：2007-10-26

申请号：FR0603454

申请日：2006-04-19

Applicant: ST MICROELECTRONICS SA

Inventor： DUTARTRE DIDIER ,  BROSSARD FLORENCE ,  VANDELLE BENOIT

IPC: H01L21/20 ,  C30B25/04

Abstract: Une portion monocristalline (1) à base de silicium est réalisée sur un substrat (100), sélectivement dans une zone (101) où un matériau monocristallin est initialement découvert. La portion est réalisée en dehors de zones où la surface (S) du substrat est en matériau isolant (102). La portion monocristalline est formée à partir d'un mélange gazeux comprenant un précurseur de silicium du type hydrure non-chloré, du chlorure d'hydrogène et un gaz porteur. Le procédé permet de réduire une température de chauffage du substrat nécessaire pour former la portion monocristalline par croissance épitaxiale sélective.

公开(公告)号：FR2779572B1

公开(公告)日：2003-10-17

申请号：FR9807059

申请日：1998-06-05

Applicant: ST MICROELECTRONICS SA

Inventor： CHANTRE ALAIN ,  MARTY MICHEL ,  DUTARTRE DIDIER ,  MONROY AUGUSTIN ,  LAURENS MICHEL ,  GUETTE FRANCOIS

IPC: H01L21/331 ,  H01L29/08 ,  H01L29/737 ,  H01L29/73 ,  H01L29/732

Abstract: A vertical bipolar transistor production process comprises epitaxy of a single crystal silicon emitter region in direct contact with the upper layer of a silicon germanium heterojunction base. Production of a vertical bipolar transistor comprises (a) forming an intrinsic collector (4) on an extrinsic collector layer buried in a semiconductor substrate (1); (b) forming a lateral insulation region (5) around the upper part of the intrinsic collector and an offset extrinsic collector well (60); (c) forming an silicon germanium heterojunction base above the intrinsic collector (4) and the lateral insulation region (5) by non-selective epitaxy of a multilayer (8) including a silicon germanium layer; and (e) forming an in-situ doped emitter by epitaxy on a window of the surface of the multilayer located above the intrinsic collector to obtain, above the window, a single crystal silicon emitter region in direct contact with the upper layer of the multilayer (8). An Independent claim is also included for a vertical bipolar transistor produced by the above process.

公开(公告)号：FR2807208B1

公开(公告)日：2003-09-05

申请号：FR0003983

申请日：2000-03-29

Applicant: ST MICROELECTRONICS SA

Inventor： SKOTNICKI THOMAS ,  FOURNEL RICHARD ,  DUTARTRE DIDIER ,  RIBOT PASCAL ,  PAOLI MARYSE

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L21/8239

Abstract: A non-volatile memory includes a floating gate extending in a substrate between source and drain regions. A channel region may be confined by two insulating layers. The invention is particularly applicable to EPROM, EEPROM, Flash and single-electron memories using CMOS technology.

公开(公告)号：FR2822292B1

公开(公告)日：2003-07-18

申请号：FR0103469

申请日：2001-03-14

Applicant: ST MICROELECTRONICS SA

Inventor： CHANTRE ALAIN ,  BAUDRY HELENE ,  DUTARTRE DIDIER

IPC: H01L21/331 ,  H01L29/737