柔性电路板走线结构及移动终端

    公开(公告)号:CN105407632B

    公开(公告)日:2018-06-29

    申请号:CN201511025618.4

    申请日:2015-12-29

    Inventor: 陈艳

    Abstract: 一种柔性电路板走线结构及移动终端,所述柔性电路板走线结构包括柔性电路板本体,所述柔性电路板本体为单层板,包括基材层、及设于所述基材层上的信号线、第一走线及第二走线,所述信号线包括位于其两侧的第一走线区域及第二走线区域,所述第一走线及所述第二走线分别设于所述第一走线区域及第二走线区域上,所述第一走线至所述信号线的距离与所述第二走线至所述信号线的距离相等。本发明的柔性电路板本体为单层板,利用信号线两侧的地网络分别进行走线以作为信号线的参考回路。控制第一走线及第二走线分别至信号线的距离相等,从而使得信号线在其两侧上的阻抗环境保持一致,实现阻抗连续性。采用这种方式,解决了单层板上的信号阻抗连续性问题。

    一种提高通用存储器芯片走线的静电释放能力的方法

    公开(公告)号:CN107172799A

    公开(公告)日:2017-09-15

    申请号:CN201710229776.4

    申请日:2017-04-10

    Inventor: 张坤

    CPC classification number: H05K1/0259 H05K1/0296 H05K2201/09227

    Abstract: 本发明涉及芯片走线的静电释放能力,尤其涉及通用存储器芯片的走线的静电释放能力方法。本发明的提高通用存储器芯片走线的静电释放能力的方法,应用于双层PCB板,于双层PCB板上设置通用存储器芯片的第一电路走线布局,第一电路走线布局由第一地址线,第一指令线,第一数据线和第一接地回路组成,第一地址线,第一指令线,第一数据线和第一接地回路之间的间距设置在4mil~8mil之间;第一接地回路设置于第一电路走线布局的外围,以隔离静电能量。本发明将通用存储器芯片的各走线的间距由传统的10mil缩小至4mil~8mil,减小了双层PCB板的面积,从而留出了足够的空间给接地回路做隔离,防止静电释放能量进入。

Patent Agency Ranking