公开(公告)号：KR1020060006219A

公开(公告)日：2006-01-19

申请号：KR1020040055131

申请日：2004-07-15

Applicant: 삼성전자주식회사

Inventor： 임지은 ,  배병재 ,  최영배

IPC: H01L21/205

CPC classification number: C23C16/45514 ,  C23C16/45565 ,  C23C16/45574

Abstract: 본 발명은 반도체 기판 제조에 사용되는 기판 처리 장치에 관한 것이다. 장치는 챔버 내에 놓여진 웨이퍼 상으로 가스를 분사하는 샤워헤드를 가진다. 샤워 헤드는 서로 적층되어 배치된 복수의 분사판들을 가지며, 각각의 분사판의 상부면에는 가스가 유입되는 공간이 제공된다. 각각의 분사판에는 그 상부면에 형성된 공간으로 가스가 공급되는 통로인 가스유입로가 형성되며, 가스유입로는 유입라인과 이로부터 서로 대칭이 되도록 분기되는 2개의 제 1분기라인들, 그리고 각각의 제 1분기라인으로부터 서로 대칭이 되도록 2개씩 분기되며, 공간의 바닥면에 형성된 분출구와 연결되는 제 2분기라인들을 가진다.
샤워헤드, 증착, MOCVD

公开(公告)号：KR101967352B1

公开(公告)日：2019-04-10

申请号：KR1020120122385

申请日：2012-10-31

Applicant: 삼성전자주식회사

Inventor： 박종철 ,  오세충 ,  배병재 ,  정대은

IPC: G11C11/15 ,  H01L27/115 ,  H01L21/8247

公开(公告)号：KR101782844B1

公开(公告)日：2017-10-10

申请号：KR1020100125403

申请日：2010-12-09

Applicant: 삼성전자주식회사

Inventor： 오진호 ,  박순오 ,  강만석 ,  최병덕 ,  배병재 ,  박정희

IPC: H01L27/115 ,  H01L21/8247

Abstract: 상변화구조물은미세구조를부분적으로채우며제1 상변화물질을포함하는제1 상변화물질층패턴및 상기미세구조의나머지를채우며상기제1 상변화물질과상이한조성을가지는제2 상변화물질을포함할수 있다. 인-시튜리플로우메커니즘을통해미세구조를결함없이충분하게채울수 있는상변화물질층턴을상변화메모리장치에적용하여, 상변화메모리장치의신뢰성, 동작속도등을향상시킬수 있다.

公开(公告)号：KR101709323B1

公开(公告)日：2017-02-22

申请号：KR1020100037911

申请日：2010-04-23

Applicant: 삼성전자주식회사

Inventor： 주흥진 ,  오재희 ,  배병재 ,  강명진

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L27/2409 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/1273 ,  H01L45/1683

Abstract: 가변저항메모리소자및 그제조방법을제공한다. 셀영역및 주변영역을포함하는기판을준비하고, 상기주변영역에주변트랜지스터를형성하고, 상기주변트랜지스터및 상기기판을덮는층간절연막을형성하고, 상기층간절연막을패터닝하여상기셀 영역에리세스영역을형성하고, 상기리세스영역및 상기층간절연막상에가변저항물질막을형성하고, 상기주변영역의상기가변저항물질막을제거하고, 평탄화공정에의하여가변저항물질패턴을형성한다.

Abstract translation: 形成可变电阻存储器件的方法包括图案化层间电介质层以限定其中可露出可变电阻存储单元的底部电极的开口，在衬底（例如，半导体衬底）的存储单元区域上。 这些方法还包括在开口中的暴露的底部电极上沉​​积可变电阻材料层（例如，相变材料），并且延伸到与衬底的外围电路区域相对延伸的层间电介质层的第一部分上。 然后依次选择性地蚀刻可变电阻材料层和层间电介质层的第一部分，以在层间介质层中限定凹陷。 然后将可变电阻材料层和层间电介质层平坦化，以在开口内限定可变电阻图案。

公开(公告)号：KR101705768B1

公开(公告)日：2017-02-13

申请号：KR1020160096028

申请日：2016-07-28

Applicant: 삼성전자주식회사

Inventor： 배병재 ,  김성훈 ,  한성만 ,  반리에샤우트게르트-잔 ,  이준성

IPC: H04L1/18 ,  H04L5/00 ,  H04L12/40 ,  H04L29/08

Abstract: 무선통신시스템에서단말의동작방법은기지국으로부터데이터(data)를수신하는과정과, 상기수신된데이터가초기전송인경우, 버퍼(buffer)에상기데이터를저장하는과정과, 상기버퍼에저장된상기데이터를디코딩(decoding)하는과정과, 상기데이터가성공적으로디코딩된경우, 상기데이터의디코딩이상기데이터의첫 번째성공한디코딩인지여부를결정하는과정과, 상기데이터의상기디코딩이상기데이터의상기첫 번째성공한디코딩인경우, 분해(disassembly) 및역 다중화(de-multiplexing) 엔티티(entity)에게디코딩된데이터를전달하는과정을포함한다.

Abstract translation: 一种终端在移动通信系统中处理日期的方法，包括：从基站接收日期; 如果接收到的日期是初始数据，则将接收到的数据存储在缓冲器中; 尝试对缓冲器中存储的数据进行解码，如果存储的数据被成功解码，则确定数据解码是否是相应数据的第一次成功解码; 并且如果数据解码是相应数据的第一次成功解码，则将解码的数据发送到解组和解复用实体。

公开(公告)号：KR101645304B1

公开(公告)日：2016-08-03

申请号：KR1020090031519

申请日：2009-04-10

Applicant: 삼성전자주식회사

Inventor： 배병재 ,  김성훈 ,  한성만 ,  이준성 ,  반리에샤우트게르트-잔

IPC: H04L1/18

Abstract: 본발명은이동통신시스템에서데이터중복재전송에따른동작방법및 장치에관한것으로서, 데이터중복재전송에따른단말의방법은. 기지국으로부터수신되는 MAC PDU를소프트버퍼에저장하는과정과, 상기 MAC PDU에대해디코딩하는과정과, 상기디코딩이해당소프트버퍼의데이터에대해성공적으로디코딩한첫 번째경우인지판단하는과정과, 상기판단결과에따라디코딩된 MAC PDU를상위계층으로전달할것인지여부를결정하는과정을포함하여, 단말이 MAC PDU의중복수신여부를판단하여이전에정상적으로처리된 MAC PDU가중복처리되는것을방지함으로써, 불필요한동작을제거할수 있고, 역방향타이밍동기가훼손되는것을방지할수 있으며, 보다신뢰성있는역방향데이터및 시그널을전송할수 있다.

公开(公告)号：KR1020150115360A

公开(公告)日：2015-10-14

申请号：KR1020140040267

申请日：2014-04-04

Applicant: 삼성전자주식회사

Inventor： 박종철 ,  배병재 ,  강신재 ,  최영석

IPC: G11C11/15 ,  H01L27/115

CPC classification number: H01L43/12 ,  G11C11/161 ,  H01L27/228 ,  H01L43/08

Abstract: 자기저항메모리장치의제조방법에있어서, 기판상에순차적으로적층된하부전극및 예비제1 자유막패턴을형성한다. 상기예비제1 자유막패턴의상부를제거하여제1 자유막패턴을형성한다. 상기제1 자유막패턴상에제2 자유막및 터널배리어막을순차적으로형성한다. 상기제2 자유막을부분적으로산화시켜제2 자유막패턴을형성한다. 상기터널배리어막상에고정막구조물을형성한다.

Abstract translation: 磁阻存储装置的制造方法包括以下步骤：在基板上依次层叠下部电极和第一预备膜图案; 通过去除第一预自由膜图案的上部来形成第一自由膜图案; 在第一游离膜图案上依次形成第二自由膜和隧道阻挡膜; 通过部分氧化第二自由膜形成第二自由膜图; 并在隧道屏障膜上形成固定膜结构。

公开(公告)号：KR101458953B1

公开(公告)日：2014-11-07

申请号：KR1020070102585

申请日：2007-10-11

Applicant: 삼성전자주식회사

Inventor： 배병재 ,  조성래 ,  이진일 ,  박혜영 ,  김도형

IPC: H01L21/205 ,  H01L27/115

CPC classification number: H01L45/06 ,  C23C16/305 ,  C23C16/45534 ,  G11C13/0004 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/124 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1616 ,  H01L45/1683 ,  H01L45/1691

Abstract: Ge(Ⅱ) 소오스를 사용한 상변화 물질막 형성 방법 및 상변화 메모리 소자 제조 방법을 제공한다. 반응 챔버 내에 NR
1 R
2 R
3 (여기서, R
1 , R
2
및 R
3 는 각각 독립적으로 H, CH
3 , C
2 H
5 , C
3 H
7 , C
4 H
9 , Si(CH
3 )
3 , NH
2 , NH(CH
3 ), N(CH
3 )
2 , NH(C
2 H
5 ) 또는 N(C
2 H
5 )
2 임)로 표시되는 반응 기체를 공급한다. 상기 반응 챔버 내에 제1 소오스로서 Ge(Ⅱ) 소오스를 공급한다. 상기 반응 챔버 내에 제2 소오스를 공급하여 Ge함유 상변화 물질막을 형성한다. Ge(Ⅱ) 소오스는 Ge(Ⅳ) 소오스에 비해 반응성이 향상되어, 상변화 물질막을 형성할 때의 증착 온도를 감소시킬 수 있다. 나아가, NR
1 R
2 R
3 로 표시되는 반응 기체를 사용함으로써, 반응 기체와 Ge(Ⅱ) 소오스와의 반응성을 향상시켜 상변화 물질막의 증착 속도를 향상시킬 수 있다.

公开(公告)号：KR1020130045702A

公开(公告)日：2013-05-06

申请号：KR1020110110082

申请日：2011-10-26

Applicant: 삼성전자주식회사

Inventor： 임동현 ,  배병재 ,  오규환 ,  박두환

IPC: H01L21/8247 ,  H01L27/115

CPC classification number: H01L45/06 ,  H01L27/2409 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144

Abstract: PURPOSE: A method for manufacturing a non-volatile memory device is provided to reduce failure by forming a phase change material layer with uniform thickness on the whole substrate. CONSTITUTION: An interlayer insulating layer is formed on a substrate(110) having an active pattern. The interlayer insulating layer is etched to form a line pattern in the interlayer insulating layer. A sacrificial layer pattern is formed in order to fill the line pattern. The sacrificial layer pattern is etched to form a first hole(151) defined by the etched sacrificial layer pattern and the interlayer insulating layer. The etched sacrificial layer pattern is removed to form a second hole. A semiconductor layer is grown in the second hole using an SEG(Selective Epitaxial Growth) method.

Abstract translation: 目的：提供一种用于制造非易失性存储器件的方法，通过在整个衬底上形成具有均匀厚度的相变材料层来减少故障。 构成：在具有活性图案的基板（110）上形成层间绝缘层。 蚀刻层间绝缘层以在层间绝缘层中形成线图案。 形成牺牲层图案以填充线图案。 蚀刻牺牲层图案以形成由蚀刻的牺牲层图案和层间绝缘层限定的第一孔（151）。 蚀刻的牺牲层图案被去除以形成第二孔。 使用SEG（选择性外延生长）法在第二孔中生长半导体层。

公开(公告)号：KR1020130012385A

公开(公告)日：2013-02-04

申请号：KR1020110073542

申请日：2011-07-25

Applicant: 삼성전자주식회사

Inventor： 배병재 ,  김정인

IPC: H01L27/115 ,  H01L21/8247 ,  H01L27/10

CPC classification number: H01L45/06 ,  H01L27/224 ,  H01L27/226 ,  H01L27/228 ,  H01L27/2409 ,  H01L27/2436 ,  H01L27/2445 ,  H01L27/2463 ,  H01L27/2472 ,  H01L45/1233 ,  H01L45/141 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148 ,  H01L45/1675 ,  H01L27/0688

Abstract: PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve integration and an operation property by reducing the width change of a semiconductor pattern through the increase of integration. CONSTITUTION: Top wires(170) cross bottom wires(105). Selection devices are arranged in an intersection of the top wires and the bottom wires. A memory element(160) is arranged between the selection device and the top wire. A first sidewall has a first bottom width which is narrower than a first top width. A second sidewall has a second bottom width which is wider than a second top width.

Abstract translation: 目的：提供半导体器件及其制造方法，以通过增加集成度来减小半导体图案的宽度变化来提高积分性和操作性。 构成：顶部导线（170）交叉底部导线（105）。 选择装置布置在顶部导线和底部导线的交叉点中。 存储元件（160）布置在选择装置和顶部导线之间。 第一侧壁具有比第一顶部宽度窄的第一底部宽度。 第二侧壁具有比第二顶部宽度宽的第二底部宽度。