-
公开(公告)号：KR1020020054112A
公开(公告)日：2002-07-06
申请号：KR1020000082807
申请日：2000-12-27
Applicant: 한국전자통신연구원
IPC: H01L23/00
Abstract: PURPOSE: A method for fabricating a multichip module(MCM) substrate having a passive device is provided to reduce the size of the MCM substrate and to increase a signal rate of an MCM, by increasing interconnection density of the MCM substrate. CONSTITUTION: The first metal layer as a power layer, the second metal layer(114) and the third metal layer are sequentially formed on a base substrate of the MCM substrate. A capacitor and a resistor are formed between the power layer and the second metal layer in the same process. The resistor is made of NiCr. The power layer, the second metal layer and the third metal are stack structures composed of a seed metal layer and a main metal layer.
Abstract translation: 目的：提供一种用于制造具有无源器件的多芯片模块（MCM）衬底的方法，以通过增加MCM衬底的互连密度来减小MCM衬底的尺寸并增加MCM的信号速率。 构成：作为功率层的第一金属层，第二金属层（114）和第三金属层依次形成在MCM基板的基底基板上。 在同一工艺中，在功率层和第二金属层之间形成电容器和电阻器。 电阻由NiCr制成。 功率层，第二金属层和第三金属是由种子金属层和主金属层构成的堆叠结构。
-
公开(公告)号：KR1020010076621A
公开(公告)日：2001-08-16
申请号：KR1020000003872
申请日：2000-01-27
Applicant: 한국전자통신연구원
IPC: H03B5/32
Abstract: PURPOSE: A surface acoustic wave(SAW) oscillator module using low temperature co-fired ceramic substrate is provided to reduce stray capacitance component of the SAW oscillator and broaden a frequency trimming region as much as the frequency shift can be amended, thereby correctly synchronizing the output frequency of a temperature compensation oscillator or a reference frequency generator with a frequency requiring each kind of wireless communication machine. CONSTITUTION: A passive element array installed onto a low temperature co-fired ceramic substrate(17) and includes a selective switch, which is controlled by a digital signal, adjusting the entire inductance or capacitance. A SAW oscillator(10) installed onto a low temperature co-fired ceramic substrate(17) and provides stable oscillated frequency. An IC chip(16) includes a control circuit which controls the passive element array and circuit related to oscillation and temperature compensation, if it is necessary to compensate for them.
Abstract translation: 目的：提供一种使用低温共烧陶瓷基板的表面声波（SAW）振荡器模块，以减少SAW振荡器的杂散电容分量，并可以使频率修整区域变宽，可以修改频移，从而正确地同步 具有需要各种无线通信机的频率的温度补偿振荡器或参考频率发生器的输出频率。 构成：安装在低温共烧陶瓷基板（17）上的无源元件阵列，并包括由数字信号控制的选择开关，调节整个电感或电容。 安装在低温共烧陶瓷基片（17）上的SAW振荡器（10）并提供稳定的振荡频率。 如果需要补偿它们，则IC芯片（16）包括控制无源元件阵列和与振荡和温度补偿相关的电路的控制电路。
-
公开(公告)号：KR1020010076614A
公开(公告)日：2001-08-16
申请号：KR1020000003865
申请日：2000-01-27
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: PURPOSE: A method for manufacturing a metal line by an electroplating in process for manufacturing a multi-chip module substrate is provided to prevent a plating solution from being permeated in beneath a photosensitive film by forming an insulating film increasing the adhesive force between a photosensitive film and a seed metal. CONSTITUTION: The method includes seven steps. The first step is(S1) to coat the surface of a wafer with the first insulating film. The second step(S2) is to deposit a seed metal for plating on the upper portion of the first insulating film using sputtering. The third step(S3) is to deposit the second insulating film on the sputtered seed metal. The fourth step(S4) is to coat a photosensitive film on the second insulating film. The fifth step(S5) is to expose and develop a pattern to plate and then etch the second insulating film formed on part from which the photosensitive film is removed. The sixth step(S6) is to electroplate a resultant of the fifth step with a conductive material. The seventh step(S7) is to remove the photosensitive film, etch the second insulating film and etch the seed metal to form a metal line.
Abstract translation: 目的：提供一种通过在制造多芯片模块基板的方法中的电镀制造金属线的方法，以通过形成提高感光膜之间的粘合力的绝缘膜来防止电镀液渗入到感光膜的下面 和种子金属。 规定：该方法包括七个步骤。 第一步是（S1）用第一绝缘膜涂覆晶片的表面。 第二步骤（S2）是使用溅射法在第一绝缘膜的上部上淀积用于电镀的种子金属。 第三步骤（S3）将第二绝缘膜沉积在溅射的种子金属上。 第四步骤（S4）是在第二绝缘膜上涂布感光膜。 第五步（S5）是曝光和显影图案，然后蚀刻形成在其上去除感光膜的部分上的第二绝缘膜。 第六步骤（S6）是用导电材料电镀第五步骤的结果。 第七步骤（S7）是去除感光膜，蚀刻第二绝缘膜并蚀刻种子金属以形成金属线。
-
公开(公告)号：KR100296708B1
公开(公告)日：2001-08-07
申请号：KR1019980032220
申请日：1998-08-07
Applicant: 한국전자통신연구원
IPC: H01L21/28
Abstract: 본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 제 1 금속 장벽층, 금속층 및 제 2 금속 장벽층으로 이루어진 금속 배선을 형성한 후, 전체 구조 상부에 제 3 금속 장벽층을 형성하고 플라즈마 에치-백 공정을 실시하여 금속 배선 측면에 금속 스페이서를 형성하는 것으로 이루어지는 반도체 소자의 금속 배선 형성 방법이 제시된다.
-
公开(公告)号：KR1020000018920A
公开(公告)日：2000-04-06
申请号：KR1019980036771
申请日：1998-09-07
Applicant: 한국전자통신연구원
IPC: H01L21/68
Abstract: PURPOSE: A large size wafer carrying method is provided to prevent damage of a large size wafer during a transporting by dividing the large size wafer by two or four. CONSTITUTION: A large size wafer carrying method comprises the steps of equally dividing a large-sized wafer into many parts, containing the divided wafer parts in a wafer carrier fabricated according to a size of the divided wafer part, and carrying the divided wafer parts to a packaging process line. The wafer is divided by a diamond wheel or a scribe and break method.
Abstract translation: 目的：提供大尺寸晶片承载方法，以通过将大尺寸晶片分成两个或四个来防止在传输期间损坏大尺寸晶片。 构成：大尺寸晶片承载方法包括以下步骤：将大尺寸晶片等分成多个部分，将分割的晶片部分包含在根据分割晶片部分的尺寸制造的晶片载体中，并将分割的晶片部分 包装生产线。 该晶片由金刚石轮或划线和断裂法分开。
-
Patent Agency Ranking
公开(公告)号：KR1019990085203A
公开(公告)日：1999-12-06
申请号：KR1019980017431
申请日：1998-05-14
Applicant: 한국전자통신연구원
IPC: H01L23/00
Abstract: 본 발명은 LGA(land grid array) 형태를 갖는 패키지(package)에서 표면실장을 가능하게 하는 도전성 패드가 박힌 테이프를 이용한 에리어 어레이 패키지(area array package) 제조방법에 관한 것이다.
종래의 LGA는 표면 실장형인 BGA(ball grid array) 패키지와 삽입형인 PGA(pin grid array) 패키지로 구분된다. BGA의 경우 랜드 패드(land pad)에 개 개의 솔더볼(solder ball)을 부착하는 방법을 사용하는데, 솔더볼 부착 공정 중에 솔더볼 탈락 혹은 인접 솔더볼과 단락되는 불량이 발생하기 쉽다. 특히 최근의 CSP(chip scale package)와 같은 미세 피치(fine pitch) BGA의 경우에는 작은 솔더볼을 부착해야 하므로 이러한 불량이 아주 높다. 본 발명에서는 플랙서블(flexible) 한 폴리머 테이프에 레이저 가공이나 사진전사 공법을 이용하여 일정하고 미세한 피치(pitch)를 갖는 비아 홀(via hall)를 형성하고 폴리머와 접착성이 좋은 점착 층를 얇게 증착한 후에 전기도금으로 비아 홀를 채워 양쪽에 반원형태의 도전성 패드를 만든다. 이렇게 만들어 진 MEMT(metal embedded matrix tape)를 LGA 패키지의 랜드 패드에 접착 시킨 후에 용융가열(reflow)하여 솔더 패드를 부착하는 방법으로서, 종래의 솔더 볼을 개별로 부착하는 방법과 비교하여 부착 방법을 매우 단순화할 수 있다.-
公开(公告)号：KR1019970052936A
公开(公告)日：1997-07-29
申请号：KR1019950051474
申请日：1995-12-18
Applicant: 한국전자통신연구원
Inventor： 주철원
IPC: H01L21/3205
Abstract: 본 발명은 반도체 제조공정에서 다중열처리에 의한 금속배선의 형성방법에 관한 것이다.
좀 더 구체적으로, 본 발명은 반도체 제조공정에서 증착된 금속막에 대해 다중열처리를 수행하여 금속배선이 받는 스트레스를 완화시킴으로써, 금속 배선의 수명을 연장시킬 수 있는 금속배선의 형성방법에 관한 것이다.
본 발명의 금속 선 형성방법은, 반도체 소자 제조공정에서 실리콘 기판 위에 산화막을 성장시키고 금속막을 증착시킨 후 열처리에 의해 금속 배선을 형성하는 방법에 있어서, 상기한 금속막을 1차 열처리온도(T
1 )인 420~460℃에서 1차 열처리한 후, 상기한 1차 열처리온도(T
1 )보다 낮은 열처리 온도 (T
2 ) 에서 2차 이상의 다중 열처리를 수행하는 것을 특징으로 한다.-
公开(公告)号：KR102219400B1
公开(公告)日：2021-02-26
申请号：KR1020150120212
申请日：2015-08-26
Applicant: 한국전자통신연구원
Abstract: 반도체채널저항의등가회로를구성하는방법은, 반도체채널저항의제 1 전극및 제 2 전극을정의하는단계, 상기제 1 전극및 상기제 2 전극사이에연결되는수동소자부를정의하는단계및 상기수동소자부내 상기적어도두 개의수동소자의파라미터값을각각결정하는단계를포함한다. 여기에서, 상기수동소자부는병렬연결된적어도두 개의수동소자를포함한다. 따라서, 주파수변화에도불구하고반도체채널저항의특성을정확히나타낼수 있다.
-
-
公开(公告)号：KR101928815B1
公开(公告)日：2018-12-13
申请号：KR1020120139737
申请日：2012-12-04
Applicant: 한국전자통신연구원
Abstract: 본 발명은 저비용 고효율의 전자 소자 신뢰성 측정 시스템을 개시한다. 본 발명에서 따르면, 복수의 전자 소자 샘플들의 입력단에 전원을 인가하기 위한 단일의 입력 전원 소스와, 상기 복수의 전자 소자 샘플들의 출력단에 전원을 인가하기 위한 단일의 출력 전원 소스가 제공된다. 또한, 상기 복수의 전자 소자 샘플들의 개수에 대응되는 제1 스위치들을 가지며, 상기 입력 전원 소스와 상기 입력단 간에 설치되어 상기 제1 스위치들이 입력 전원의 인가를 위해 선택적으로 스위칭되는 입력 스위치; 및 상기 복수의 전자 소자 샘플들의 개수에 대응되는 제2 스위치들을 가지며, 상기 출력 전원 소스와 상기 출력단 간에 설치되어 상기 제2 스위치들이 출력 전원의 인가를 위해 선택적으로 스위칭되는 출력 스위치가 제공된다.
-
-
-
-
-
-
-
-
-
Search Results
122
records
(took 0.019 seconds)
