公开(公告)号：WO2015183184A1

公开(公告)日：2015-12-03

申请号：PCT/SG2014/000238

申请日：2014-05-30

Applicant: DAO, Nguyen Phu Cuong

Inventor： DAO, Nguyen Phu Cuong

IPC: H05K3/46 ,  H05K1/11 ,  H05K3/00 ,  H05K3/10 ,  H05K3/20 ,  H05K3/28

CPC classification number: H05K1/115 ,  H01L21/486 ,  H01L21/6835 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/08 ,  H01L24/16 ,  H01L24/73 ,  H01L24/80 ,  H01L24/81 ,  H01L24/92 ,  H01L2221/68345 ,  H01L2224/08238 ,  H01L2224/13023 ,  H01L2224/16111 ,  H01L2224/16237 ,  H01L2224/73201 ,  H01L2224/80903 ,  H01L2224/81011 ,  H01L2224/81024 ,  H01L2224/81385 ,  H01L2224/81815 ,  H01L2224/9211 ,  H05K3/0014 ,  H05K3/0032 ,  H05K3/205 ,  H05K3/4602 ,  H05K3/4682 ,  H05K2201/09436 ,  H05K2201/09545 ,  H05K2201/09827 ,  H05K2203/0108 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L2224/80 ,  H01L2224/81 ,  H01L2224/08 ,  H01L2224/16

Abstract: The present invention relates to a compact substrate and a method for making the same. The compact substrate comprises at least one or a combination of a coreless structure, a double via structure and a compact double sided laser drilled (DSLD) via structure. The coreless structure has a first circuit comprising a plurality of first metal pads (151) and first metal lines (152). A first solder resist layer (16) is formed to cover parts of the first circuit and expose parts of the first metal pads (151) and parts of the first metal lines (152). Some Photo-Imageable Dielectric (PID) material can also be used to form the first solder resist layer (16). A second circuit comprising second metal pads (181) and second metal lines (182) are formed on the first solder resist layer (16). The second metal pads (181) cover the exposed first metal pads (151) and exposed first metal lines (152). The double via structure comprises a core substrate (19) having a first surface (191) and a second surface (192). Blind via holes (201) are formed on the first surface (191) of the core substrate (19). At least one through via holes (202) are formed on the base of the blind Via holes. The through via holes (202) are smaller in diameter as compared to that of the blind via holes (201). The through via holes (202) are located within the base of the blind via holes (201): The combination of the blind via holes (201) and the through via holes (202) forms the double via holes that penetrate through the core substrate (19). A compact double sided laser drilled (DSLD) via structure comprises a core substrate (19) having a first surface (191) and a second surface (192). DSLD via holes are formed and penetrate through the core substrate (19). Having the shape of two cones combined heads on, the DSLD via hole has its largest opening at its both ends and has its smallest opening somewhere near its middle portion.

Abstract translation: 本发明涉及一种紧凑型基板及其制造方法。 紧凑型基板包括无芯结构，双通孔结构和紧凑型双面激光钻孔（DSLD）通孔结构中的至少一种或组合。 无芯结构具有包括多个第一金属焊盘（151）和第一金属线（152）的第一电路。 形成第一阻焊层（16）以覆盖第一电路的部分并暴露第一金属焊盘（151）的部分和第一金属线（152）的部分。 一些可光成像电介质（PID）材料也可用于形成第一阻焊层（16）。 在第一阻焊层（16）上形成包括第二金属焊盘（181）和第二金属线（182）的第二电路。 第二金属焊盘（181）覆盖暴露的第一金属焊盘（151）和暴露的第一金属线（152）。 双通道结构包括具有第一表面（191）和第二表面（192）的芯基板（19）。 在芯基板（19）的第一表面（191）上形成有盲通孔（201）。 至少一个通孔（202）形成在盲孔通孔的底部上。 通孔（202）的直径比盲孔（201）的直径小。 通孔（202）位于盲孔（201）的基部内。盲孔（201）和通孔（202）的组合形成穿过芯基板的双通孔 （19）。 紧凑的双面激光钻孔（DSLD）通孔结构包括具有第一表面（191）和第二表面（192）的芯基板（19）。 DSLD通孔形成并穿透芯基板（19）。 DSLD通孔具有两个锥体的形状，其两端具有最大的开口，并且在其中间部分附近具有最小的开口。

公开(公告)号：WO2014171097A1

公开(公告)日：2014-10-23

申请号：PCT/JP2014/001954

申请日：2014-04-03

Applicant: 株式会社デンソー

Inventor： 安藤　公彰 ,  稲吉　君信 ,  竹内　哲一 ,  牧野　直人 ,  末吉　哲也 ,  加藤　謙一 ,  西尾　敬介

IPC: H05K3/46 ,  H05K3/34

CPC classification number: H05K5/0013 ,  H01L23/49838 ,  H01L23/50 ,  H01L2224/16013 ,  H01L2924/3512 ,  H05K1/0213 ,  H05K1/0271 ,  H05K1/0298 ,  H05K1/113 ,  H05K1/181 ,  H05K3/3436 ,  H05K3/3452 ,  H05K2201/09436 ,  H05K2201/0989 ,  H05K2201/10674 ,  Y02P70/613

Abstract: 　車両用電子機器は、半導体パッケージ（３２）と多層配線基板（４）を有する。半導体パッケージ（３２）の信号端子が接合される多層配線基板（４）の電極パッド（４ｍ）は、その配線パターン（４ｐ）が多層配線基板（４）の内層（Ｌ１）に設けられている。そして、ソルダーレジスト（４ｒ）が電極パッド（４ｍ）の周囲から外方に離間して塗布されており、信号端子は電極パッド（４ｍ）の上面及び上側端を覆うように電極パッド（４ｍ）に半田接合されている。これにより、信号端子に接続される半田にクラックが発生しにくくなり、信号端子が半導体パッケージ（３２）に少数しか割当てられていないものであっても当該信号端子を信頼性良く電気的接続できる。

Abstract translation: 该车用电子装置具备半导体封装（32）和多层布线基板（4）。 多层布线基板（4）的电极焊盘（4m）的布线图案（4p），其上连接有半导体封装（32）的信号端子的电极焊盘设置在多层布线基板的内层（L1）上 接线板（4）。 从电极焊盘（4m）的外围向外部施加阻焊剂（4r），其间具有空隙。 信号端子焊接到电极焊盘（4m），使得电极焊盘（4m）的上表面和上侧端部被覆盖。 结果，即使只有少数信号端子被分配给半导体封装（32），因此在与信号端子连接的焊料中不容易形成裂纹，并且信号端子可以以高可靠性电连接。

公开(公告)号：WO2012121113A1

公开(公告)日：2012-09-13

申请号：PCT/JP2012/055266

申请日：2012-03-01

Applicant: シャープ株式会社 ,  松井 隆司 ,  塩田 素ニ ,  中濱 裕喜

Inventor： 松井　隆司 ,  塩田　素ニ ,  中濱　裕喜

IPC: H01L21/60 ,  G02F1/1345 ,  G09F9/00 ,  H05K3/32

CPC classification number: H05K1/18 ,  G02F1/13454 ,  H01L23/49811 ,  H01L23/49838 ,  H01L24/13 ,  H01L24/16 ,  H01L24/81 ,  H01L24/83 ,  H01L24/92 ,  H01L2224/10165 ,  H01L2224/13013 ,  H01L2224/13144 ,  H01L2224/14132 ,  H01L2224/14133 ,  H01L2224/16237 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/8114 ,  H01L2224/81191 ,  H01L2224/81385 ,  H01L2224/81903 ,  H01L2224/83851 ,  H01L2224/9211 ,  H01L2924/07802 ,  H01L2924/15788 ,  H01L2924/351 ,  H05K1/111 ,  H05K2201/09436 ,  H05K2201/09709 ,  H05K2201/09745 ,  H05K2201/09909 ,  H05K2201/10674 ,  Y02P70/611 ,  H01L2924/00014 ,  H01L2224/81 ,  H01L2224/83 ,  H01L2924/00

Abstract: 　配線基板（１１）は、基板と、基板上に形成された、複数の配線、複数の回路素子、および複数の配線を介して接続された複数の接続端子（５１）とを備えている。複数の接続端子（５１）のそれぞれは、一対の凸部（５０）であって、それらの間に凹部（６０）を形成する一対の凸部（５０）と、凹部（６０）において設けられ、一対の凸部（５０）のそれぞれの少なくとも一部を覆う凹部電極（５２）とを有する。

Abstract translation: 布线基板（11）包括：基板; 并且在所述基板上形成有多条电线，多个电路元件以及经由所述多条电线连接的多个连接端子（51）。 多个连接端子（51）中的每一个还包括一对在所述一对突出部分（50）之间形成凹陷部分（60）的突出部分（50）和设置在所述凹陷部分 凹陷部分（60），并且至少部分地覆盖每对突出部分（50）。

公开(公告)号：WO2010001597A1

公开(公告)日：2010-01-07

申请号：PCT/JP2009/003036

申请日：2009-06-30

Applicant: 三洋電機株式会社 ,  長松正幸 ,  臼井良輔 ,  柴田清司

Inventor： 長松正幸 ,  臼井良輔 ,  柴田清司

IPC: H01L25/10 ,  H01L23/12 ,  H01L25/11 ,  H01L25/18 ,  H05K3/34

CPC classification number: H05K1/112 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/49816 ,  H01L23/49822 ,  H01L24/12 ,  H01L24/16 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L25/105 ,  H01L27/14618 ,  H01L2224/05644 ,  H01L2224/13099 ,  H01L2224/16225 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48225 ,  H01L2224/48227 ,  H01L2224/48228 ,  H01L2224/73265 ,  H01L2225/06568 ,  H01L2225/1058 ,  H01L2924/014 ,  H01L2924/12043 ,  H01L2924/14 ,  H01L2924/15151 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/19041 ,  H05K3/3436 ,  H05K3/3452 ,  H05K2201/09436 ,  H05K2201/09563 ,  H05K2201/10734 ,  Y10T29/4916 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 　半導体装置１０は、第１の半導体モジュール１００に設けられた第１の電極部１６０と第２の半導体モジュール２００に設けられた第２の電極部２４２とがはんだボール２７０により接合されたＰｏＰ構造を有する。第１の電極部は、絶縁樹脂層１３０に設けられた配線層１４０と同等な厚さの第１の導体部１６２と、第１の導体部１６２の上に形成された第２の導体部１６４と、第２の導体部１６４の上に設けられた金めっき層１６６とを有する。

Abstract translation: 具有PoP结构的半导体器件（10），其中形成在第一半导体模块（100）上的第一电极部分（160）和形成在第二半导体模块（200）上的第二电极部分（242）彼此通过 焊球（270）。 第一电极部分具有第一导体部分（162），其厚度等于形成在绝缘树脂层（130）上的布线层（140）的厚度，第二导体部分（164）形成在第一导体部分 162）和形成在第二导体部分（164）上的镀金层（166）。

公开(公告)号：WO2008047918A1

公开(公告)日：2008-04-24

申请号：PCT/JP2007/070476

申请日：2007-10-19

Applicant: 日本電気株式会社 ,  百川 裕希

Inventor： 百川 裕希

IPC: H01L23/12 ,  H05K3/32

CPC classification number: H05K3/321 ,  H01L21/563 ,  H01L21/565 ,  H01L21/6835 ,  H01L23/498 ,  H01L23/49811 ,  H01L24/16 ,  H01L24/81 ,  H01L24/83 ,  H01L2221/68345 ,  H01L2224/134 ,  H01L2224/16225 ,  H01L2224/2919 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29347 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/8184 ,  H01L2224/83192 ,  H01L2224/8384 ,  H01L2224/92125 ,  H01L2224/92225 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/0102 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/0781 ,  H01L2924/15788 ,  H01L2924/181 ,  H01L2924/19105 ,  H05K1/095 ,  H05K3/284 ,  H05K3/4664 ,  H05K2201/035 ,  H05K2201/0391 ,  H05K2201/09436 ,  H05K2201/10636 ,  H05K2201/10674 ,  H05K2203/1453 ,  Y02P70/611 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 　電子機器形態の多様化に対応し易く、製造工程数、資源消費の観点から環境に優しい電子機器パッケージを提供する。本発明の第１の実施の形態によるパッケージ構造は、基板１、基板１の表面に形成された配線２、電極パッド３、電子部品５、外部電極６及び電子部品５の外部電極６とを接合する接合材４を備え、配線２、電極パッド３、接合材４が全て同一の材料により構成されており、さらに電極パッド３が接合材４を兼ねる構成となっている。

Abstract translation: 提供一种能够容易地应对电子部件配置的多样化并且在制造步骤和资源消耗的方面对环境无害的电子装置包装。 一个实施例中的封装结构设置有基板（1），形成在基板（1）的表面上的布线（2），电极焊盘（3），电子部件（5）和接合材料 （4），用于接合外部电极（6）和外部部件（5）的外部电极（6）。 布线（2），电极焊盘（3）和接合材料（4）都由相同的材料组成，此外，电极焊盘（3）也作为接合材料（4）工作。

公开(公告)号：WO2004082022A2

公开(公告)日：2004-09-23

申请号：PCT/FR2004/000505

申请日：2004-03-03

Applicant: WAVECOM ,  JOUAN, Jacky ,  KORDJANI, Bachir

Inventor： JOUAN, Jacky ,  KORDJANI, Bachir

IPC: H01L23/552

CPC classification number: H05K3/403 ,  H01L23/3121 ,  H01L23/49805 ,  H01L23/5389 ,  H01L23/552 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05599 ,  H01L2224/45099 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/85399 ,  H01L2924/00014 ,  H01L2924/01057 ,  H01L2924/01078 ,  H01L2924/01087 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3025 ,  H05K1/0218 ,  H05K1/141 ,  H05K1/185 ,  H05K3/284 ,  H05K3/3442 ,  H05K3/4644 ,  H05K2201/09436 ,  Y10T29/435 ,  Y10T29/49002 ,  Y10T29/4913 ,  H01L2224/45015 ,  H01L2924/207

Abstract: L'invention concerne un procédé de fabrication d'un composant ou d'un module regroupant dans un boîtier prêt à monter sur circuit imprimé un ensemble de composants montés sur un substrat comprenant au moins une étape d'enrobage à l'aide d'un matériau isolant d'au moins une partie dudit module et au moins une étape de réalisation, sur une partie dudit matériau isolant, d'au moins une zone conductrice, de façon à définir des zones formant et/ou pouvant recevoir au moins une partie d'un composant et/ou au moins un élément d'interconnexion.

Abstract translation: 本发明涉及一种用于制造组件或模块的方法，其包括布置在可安装在印刷电路上的壳体中的基板上的部件组件。 本发明的方法包括至少一个阶段，当模块的至少一部分被绝缘材料涂覆时，以及至少一个阶段，当在所述绝缘材料的一部分上产生至少一个导电区域时， 定义形成和/或接收部件和/或至少一个互连元件的至少一部分的区域。

公开(公告)号：EP2673802A1

公开(公告)日：2013-12-18

申请号：EP12713583.8

申请日：2012-02-09

Applicant: Robert Bosch GmbH

Inventor： VOGELGESANG, Michael

IPC: H01L23/498 ,  H05K3/34

CPC classification number: H01L23/49811 ,  H01L23/3121 ,  H01L23/3142 ,  H01L24/32 ,  H01L24/83 ,  H01L2224/291 ,  H01L2224/32012 ,  H01L2224/3207 ,  H01L2224/32105 ,  H01L2224/32227 ,  H01L2224/32235 ,  H01L2224/83815 ,  H01L2924/181 ,  H05K1/113 ,  H05K3/284 ,  H05K3/3442 ,  H05K2201/09436 ,  H05K2203/1316 ,  H01L2924/014 ,  H01L2924/00014 ,  H01L2924/00

Abstract: The present invention relates to a moulded module, comprising at least one conductor track (2), at least one outermost substrate layer (3, 4), which covers the conductor track on an outer side, at least one contact base (6), which is arranged on an outer side of the outermost substrate layer (3, 4) and provides an interfacial connection through the outermost substrate layer (3, 4) to the conductor track (2), at least one electronic component (7), which is in electrical contact on the contact base (6), and an encapsulating compound (11), which at least partially encloses the moulded component from the outside, wherein all the electronic components (7) are in electrical contact by means of contact bases (6).

公开(公告)号：EP2360661A4

公开(公告)日：2013-01-02

申请号：EP09827400

申请日：2009-07-01

Applicant: SHARP KK

Inventor： MORIWAKI HIROYUKI

IPC: H05K3/36 ,  H01L23/498 ,  H01L27/02 ,  H01L27/12 ,  H05K1/02 ,  H05K1/11 ,  H05K3/32

CPC classification number: H05K3/361 ,  H01L23/49811 ,  H01L27/0203 ,  H01L27/12 ,  H01L27/124 ,  H01L2924/0002 ,  H01L2924/14 ,  H05K1/025 ,  H05K1/113 ,  H05K3/323 ,  H05K2201/09227 ,  H05K2201/09409 ,  H05K2201/09436 ,  H05K2201/10128 ,  H01L2924/00

公开(公告)号：EP2018666A2

公开(公告)日：2009-01-28

申请号：EP07718446.3

申请日：2007-05-15

Applicant: AT & S Austria Technologie & Systemtechnik Aktiengesellschaft

Inventor： VORABERGER, Hannes ,  SCHMID, Gerhard ,  RIESTER, Markus ,  STAHR, Johannes

IPC: H01L23/498 ,  H05K1/18

CPC classification number: H01L23/498 ,  H01L21/4846 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L24/32 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01061 ,  H01L2924/01068 ,  H01L2924/01075 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/12042 ,  H01L2924/15174 ,  H01L2924/15311 ,  H05K1/113 ,  H05K1/186 ,  H05K3/005 ,  H05K3/107 ,  H05K3/4644 ,  H05K3/465 ,  H05K3/4652 ,  H05K2201/09436 ,  H05K2201/10734 ,  Y10T29/4913 ,  H01L2924/00012 ,  H01L2924/00

Abstract: In a method for fixing an electronic component (3) on a printed circuit board (2), and contact-connecting the electronic component (3) to the printed circuit board (2), the following steps are provided: - providing the printed circuit board (2) having a plurality of contact and connection pads (8), - providing the electronic component (3) having a number of contact and connection locations (5) corresponding to the plurality of contact and connection pads (8) of the printed circuit board (2), with a mutual spacing reduced in comparison with the spacing of the contact and connection pads (8) of the printed circuit board (2), and – arranging or forming at least one interlayer (4) for routing the contact and connection locations (5) of the electronic component (3) between the contact and connection pads (8) of the printed circuit board (2) and the contact and connection locations (5) of the electronic component (3). A method for producing an interlayer (4) for routing and a system having a printed circuit board (2) and an electronic component (3) using the interlayer (4) for routing are also provided.

公开(公告)号：EP1989930A2

公开(公告)日：2008-11-12

申请号：EP07751245.7

申请日：2007-02-22

Applicant: Edwards Lifesciences Corporation

Inventor： CURRY, Kenneth, M.

IPC: H05K1/11

CPC classification number: H05K3/247 ,  A61B5/1486 ,  A61B2562/125 ,  A61N1/05 ,  G01N27/3271 ,  H01L2924/0002 ,  H05K1/118 ,  H05K3/28 ,  H05K3/4664 ,  H05K2201/035 ,  H05K2201/09436 ,  H05K2203/0574 ,  Y10T29/4916 ,  H01L2924/00

Abstract: A method of creating an active electrode (10) that includes providing a flex circuit (100) having an electrode (120) made of a first material and providin a first mask (200) over the flex circuit, the first mask having an offset region (305) and an opening (220) that exposes the electrode. The method also includes depositing a second material (300) over the offset region and the opening, the second material being different from the first material an providing a second mask (400) over the second material, the second mask havin a opening (405) over a portion of the second material that is over the offset region.