公开(公告)号：KR100948985B1

公开(公告)日：2010-03-23

申请号：KR1020050130286

申请日：2005-12-27

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 다무라아끼따께 ,  나까지마시게루 ,  오자끼데쯔시

IPC: H01L21/205 ,  H01L21/31 ,  H01L21/3065 ,  C23C16/44

CPC classification number: C23C16/4405 ,  B08B7/0035 ,  C23C16/401 ,  H01L21/31641 ,  H01L21/31645 ,  Y10S438/905

Abstract: 반도체 처리용 성막 장치의 사용 방법은 성막 장치의 반응실 내면에 부착하는 고유전율 재료를 주성분으로 하는 부생성물막을 클리닝 가스에 의해 처리하는 공정을 포함한다. 여기서, 반응실 내에 클리닝 가스를 공급하는 동시에 반응실 내를 제1 온도 및 제1 압력으로 설정한다. 클리닝 가스는 불소를 포함하지 않으면서 또한 염소를 포함한다. 제1 온도 및 제1 압력은 클리닝 가스 중의 염소가 활성화되도록 설정된다.
퍼지 가스 공급관, 반응관, 레시피 기억부, ROM, RAM, I/O 포트

公开(公告)号：KR1020090084737A

公开(公告)日：2009-08-05

申请号：KR1020090007354

申请日：2009-01-30

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 하세베가즈히데 ,  나까지마시게루 ,  오가와쥰

IPC: H01L21/205

CPC classification number: C23C16/452 ,  C23C16/345 ,  C23C16/402 ,  C23C16/45536 ,  H01L21/02164 ,  H01L21/02219 ,  H01L21/0228 ,  H01L21/31612

Abstract: A film forming apparatus and a media which is readable by a computer is provided to form an insulating layer containing the silicon with the predetermined thickness by piling up the thin film per every cycle. The first process gas comprises the diisopropyl amino silane gas. The second process gas comprises the combustion gas or the nitrous gas. A film forming apparatus(1) has a reaction tube(2) of the cylindrical shape. The film forming apparatus comprises a controller(100) performing the equipment angle negative control. A gas outlet(4) is formed in the upper part of the reaction tube. The supply of the first process gas about the process area(2a) is performed.

Abstract translation: 提供可由计算机读取的成膜装置和介质，以通过每个循环堆叠薄膜来形成含有预定厚度的硅的绝缘层。 第一工艺气体包括二异丙基氨基硅烷气体。 第二工艺气体包括燃烧气体或亚硝气。 成膜装置（1）具有筒状的反应管（2）。 成膜装置包括执行设备角度负控制的控制器（100）。 气体出口（4）形成在反应管的上部。 围绕处理区域（2a）供应第一工艺气体。

公开(公告)号：KR1020050041930A

公开(公告)日：2005-05-04

申请号：KR1020040086943

申请日：2004-10-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나까지마시게루 ,  최동균 ,  후지와라도모노리 ,  이께가와히로아끼 ,  나까무라겐지

IPC: H01L21/336

CPC classification number: H01L29/513 ,  H01L21/28194 ,  H01L29/517 ,  H01L29/78

Abstract: 본 발명의 과제는, 예를 들어 MOSFET의 게이트 절연막 등의 고유전율막으로서 유효한 하프늄 화합물막 상에 폴리실리콘 전극을 형성하는 데 있어서, 플랫 밴드 전압의 시프트를 억제하는 것이다.
감압 분위기이고 또한 가열 분위기 하에 있어서 반응 용기 내에서 하프늄 유기 화합물의 증기와, 예를 들어 디실란 가스를 반응시켜 실리콘막 상에 하프늄 실리케이트막을 성막하고, 이 하프늄 실리케이트막 상에 디클로로실란 가스와 산화이질소 가스를 반응시켜 배리어층이 되는 실리콘 산화막을 적층하고, 그 위에 게이트 전극이 되는 폴리실리콘막을 형성한다.

公开(公告)号：KR1020140029501A

公开(公告)日：2014-03-10

申请号：KR1020140008361

申请日：2014-01-23

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 니시무라에이이찌 ,  야마우찌쇼오헤이 ,  나까지마시게루 ,  야베가즈오

IPC: H01L21/027

CPC classification number: H01L21/0273

Abstract: The object of the present invention provides a method for forming a micro pattern capable of preventing a sidewall part from being tilted even when a pattern which is a base of forming the sidewall is formed by resist. The method for forming a micro pattern includes an organic formation step of forming an organic layer on an etch object layer formed on a substrate, a patterning step of patterning a resist layer by forming the resist layer on the organic layer, a deposition step of depositing an oxide silicon layer at room temperature to cover the patterned resist layer and the organic layer exposed from the patterned resist layer, a heating step of generating tensile strength in the oxide silicon layer by heating the substrate, a first etching step of etching the oxide silicon layer to leave the oxide silicon layer in the sidewall of the patterned resist layer after a process step, and a removal step of removing the patterned resist layer. [Reference numerals] (AA) Start; (BB) End; (S101) Deposit a thin layer(102) on a wafer(W); (S102) Deposit an organic layer(103) on the thin layer(102); (S103) Form a resist layer(104) on the organic layer(103); (S104) Form a resist pattern(104a) by patterning the resist layer(104); (S105) Form a resist pattern(104b) by trimming the resist pattern(104a); (S106) Deposit an oxide silicon layer(105) to cover the resist pattern(104b) at room temperature; (S107) Thermally process the oxide silicon layer(105); (S108) Obtain a sidewall part(105a) by etching the oxide silicon layer(105); (S109) Remove the remaining resist pattern(104b) and form an etching mask(107) by the sidewall part(105a); (S110) Etch the thin layer(102) using the etching mask(107)

Abstract translation: 本发明的目的是提供一种用于形成能够防止侧壁部分倾斜的微型图案的方法，即使通过抗蚀剂形成作为形成侧壁的基底的图案。 形成微图案的方法包括在形成在基板上的蚀刻对象层上形成有机层的有机形成步骤，通过在有机层上形成抗蚀剂层图案化抗蚀剂层的图案化步骤，沉积步骤 在室温下覆盖氧化硅层以覆盖图案化的抗蚀剂层和从图案化的抗蚀剂层暴露的有机层，通过加热衬底在氧化物硅层中产生拉伸强度的加热步骤，蚀刻氧化物硅的第一蚀​​刻步骤 在工艺步骤之后，在图案化的抗蚀剂层的侧壁中留下氧化物硅层，以及去除图案化的抗蚀剂层的去除步骤。 （附图标记）（AA）开始; （BB）结束; （S101）在薄片（W）上沉积薄层（102）; （S102）在薄层（102）上沉积有机层（103）; （S103）在有机层（103）上形成抗蚀剂层（104）。 （S104）通过图案化抗蚀剂层（104）形成抗蚀剂图案（104a）。 （S105）通过修整抗蚀剂图案（104a）形成抗蚀剂图案（104b）。 （S106）在室温下沉积氧化硅层（105）以覆盖抗蚀剂图案（104b）; （S107）对氧化硅层（105）进行热处理; （S108）通过蚀刻氧化硅层（105）获得侧壁部（105a）。 （S109）去除剩余的抗蚀剂图案（104b），并通过侧壁部分（105a）形成蚀刻掩模（107）; （S110）使用蚀刻掩模（107）蚀刻薄层（102）

公开(公告)号：KR101131645B1

公开(公告)日：2012-03-28

申请号：KR1020070089845

申请日：2007-09-05

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 하세베가즈히데 ,  이시다요시히로 ,  후지따다께히꼬 ,  오가와쥰 ,  나까지마시게루

IPC: H01L21/205

CPC classification number: C23C16/45525 ,  C23C16/45527 ,  C23C16/45542 ,  C23C16/45544

Abstract: 막 소스 원소를 포함하고 또한 아미노기를 포함하지 않은 소스 가스를 구비하는 제1 처리 가스와 산화 가스를 구비하는 제2 처리 가스와 예비 처리 가스를 구비하는 제3 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서, 피처리 기판 상에 CVD에 의해 산화막을 형성한다. 제1 공정은, 제3 처리 가스를 여기 기구에 의해 여기한 상태에서 공급하는 여기 기간을 구비하고, 이에 따라 생성된 예비 처리 가스의 라디칼에 의해 피처리 기판의 표면을 예비 처리한다. 제2 공정은, 제1 처리 가스의 공급을 행하고, 이에 의해, 피처리 기판의 표면에 막 소스 원소를 흡착시킨다. 제3 공정은, 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 공급하는 여기 기간을 구비하고, 이에 따라 생성된 산화 가스의 라디칼에 의해, 피처리 기판의 표면에 흡착된 막 소스 원소를 산화한다.
막 소스 원소, 소스 가스, 처리 가스, 피처리 기판, 산화막

公开(公告)号：KR1020080020964A

公开(公告)日：2008-03-06

申请号：KR1020070088269

申请日：2007-08-31

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 후지따다께히꼬 ,  오가와쥰 ,  나까지마시게루 ,  하세베가즈히데

IPC: H01L21/205 ,  H01L21/20

CPC classification number: C30B33/005 ,  H01J37/32082 ,  H01J37/32357 ,  H01J37/3244 ,  H01J37/32449 ,  H01L21/02238 ,  H01L21/02252 ,  H01L21/31662

Abstract: An oxidation method for a semiconductor process is provided to prevent a remarkable decrease of a consumption rate of an active species without increasing the quantity of gas supply by performing an oxide process on the surface of a substrate to be processed while using an oxygen active species and a hydroxyl radical active species. A plurality of substrates(W) to be processed are received in a process region(5) in a process receptacle(4), piling up at a predetermined interval. From first and second gas supply holes that approximate the substrate at one side of the process region and existing across the vertical length corresponding to the process region, oxidizing gas and reducing gas are respectively supplied to the process region. One or both of the oxidizing gas and the reducing gas are activated. The process region is exhausted through an exhaust hole(52) that confronts the first and second gas supply holes and positioned at both sides of the process region so that the oxidizing gas and the reducing gas are flowed along the surface of the substrate. The oxidizing gas reacts with the reducing gas to generate an oxygen active species and a hydroxyl radical active species in the process region. An oxide process is performed on the surface of the substrate by using the oxygen active species and the hydroxyl radical active species. The exhaust holes can exist across the vertical length corresponding to the process region.

Abstract translation: 提供一种半导体工艺的氧化方法，用于通过在使用氧活性物质的基板的表面上进行氧化处理而不增加气体供给量来防止活性物质的消耗速度的显着降低， 羟基自由基活性物质。 要处理的多个基板（W）被接收在处理容器（4）中的处理区域（5）中，以预定间隔堆积。 从处理区域一侧的衬底近似于存在于对应于工艺区域的垂直长度上的第一和第二气体供给孔分别将氧化气体和还原性气体供给到处理区域。 一种或两种氧化性气体和还原气体被激活。 处理区域通过面对第一和第二气体供给孔并位于处理区域的两侧的排气孔（52）排出，使得氧化气体和还原气体沿着基板的表面流动。 氧化气体与还原气体反应，在工艺区域产生氧活性物质和羟基活性物质。 通过使用氧活性种类和羟基自由基活性物质，在基材的表面上进行氧化处理。 排气孔可以跨越对应于处理区域的垂直长度存在。

公开(公告)号：KR1020060002756A

公开(公告)日：2006-01-09

申请号：KR1020057014315

申请日：2004-04-08

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나까지마시게루 ,  최동균 ,  후지와라도모노리 ,  이께가와히로아끼 ,  나까무라겐지

IPC: H01L21/205 ,  H01L21/20

CPC classification number: H01L21/02148 ,  C23C16/401 ,  H01L21/02211 ,  H01L21/02271 ,  H01L21/31645

Abstract: It is intended to increase the crystallization temperature of a hafnium compound film useful as a film of high dielectric constant such as a gate oxide film of MOSFET. In a heated vacuum atmosphere, a vapor of hafnium organic compound together with monosilane gas or disilane gas is introduced in a reaction vessel and reacted with each other to thereby form a hafnium silicate film on a substrate. The obtained film exhibits a high crystallization temperature due to the crystallization inhibiting effect of silicon. In another embodiment, an oxygen-containing hafnium compound film is annealed in a heated ammonia gas atmosphere. This annealing also increases the crystallization temperature of the oxygen-containing hafnium compound film.

Abstract translation: 旨在提高用作高介电常数的膜的铪化合物膜的结晶温度，例如MOSFET的栅极氧化膜。 在加热的真空气氛中，将铪有机化合物与甲硅烷气体或乙硅烷气体一起蒸气引入反应容器中并彼此反应，从而在基材上形成硅酸铪膜。 由于硅的结晶抑制作用，所得膜具有高的结晶温度。 在另一个实施方案中，将氧含铪化合物膜在加热的氨气气氛中退火。 该退火还增加含氧铪化合物膜的结晶温度。

公开(公告)号：KR100944831B1

公开(公告)日：2010-03-03

申请号：KR1020040086943

申请日：2004-10-29

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 나까지마시게루 ,  최동균 ,  후지와라도모노리 ,  이께가와히로아끼 ,  나까무라겐지

IPC: H01L21/336

CPC classification number: H01L29/513 ,  H01L21/28194 ,  H01L29/517 ,  H01L29/78

Abstract: 본 발명의 과제는, 예를 들어 MOSFET의 게이트 절연막 등의 고유전율막으로서 유효한 하프늄 화합물막 상에 폴리실리콘 전극을 형성하는 데 있어서, 플랫 밴드 전압의 시프트를 억제하는 것이다.
감압 분위기이고 또한 가열 분위기 하에 있어서 반응 용기 내에서 하프늄 유기 화합물의 증기와, 예를 들어 디실란 가스를 반응시켜 실리콘막 상에 하프늄 실리케이트막을 성막하고, 이 하프늄 실리케이트막 상에 디클로로실란 가스와 산화이질소 가스를 반응시켜 배리어층이 되는 실리콘 산화막을 적층하고, 그 위에 게이트 전극이 되는 폴리실리콘막을 형성한다.
플랫 밴드 전압, 하프늄 실리케이트막, 반도체 웨이퍼, 실리콘 산화막

公开(公告)号：KR1020080029846A

公开(公告)日：2008-04-03

申请号：KR1020070097409

申请日：2007-09-27

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 하세베가즈히데 ,  이시다요시히로 ,  후지따다께히꼬 ,  오가와쥰 ,  나까지마시게루

IPC: H01L21/205

CPC classification number: C23C16/509 ,  C23C16/402 ,  C23C16/45542 ,  C23C16/45546 ,  H01J37/3244 ,  H01L21/02164 ,  H01L21/02222 ,  H01L21/02274 ,  H01L21/0228

Abstract: A method and an apparatus for forming a silicon oxide film are provided to maintain a film formation rate and to form a silicon oxide layer of high quality at low temperature. A first process is performed to supply a first processing gas to a processing region, to stop a second processing gas supplied to the processing region, and to form an absorbing layer including silicon on a surface of a target substrate. A second process is performed to supply a second processing gas to the processing region, to stop the first processing gas supplied to the processing region, and to oxidize the absorbing layer formed on the surface of the target substrate. The first and second processes are performed repeatedly, in order to form an oxide layer having a predetermined thickness. The process temperature is lowered by using a univalent or bivalent aminosilane gas as the silicon source gas in comparison with a trivalent aminosilane gas.

Abstract translation: 提供一种形成氧化硅膜的方法和装置，以保持成膜速率并在低温下形成高品质的氧化硅层。 执行第一处理以向处理区域提供第一处理气体，以停止供应到处理区域的第二处理气体，并且在目标基板的表面上形成包括硅的吸收层。 执行第二处理以向处理区域供应第二处理气体，以停止供应到处理区域的第一处理气体，并且氧化形成在目标基板表面上的吸收层。 为了形成具有预定厚度的氧化物层，重复执行第一和第二工序。 与三价氨基硅烷气体相比，使用一价或二价氨基硅烷气体作为硅源气体，降低了工艺温度。

公开(公告)号：KR101247828B1

公开(公告)日：2013-03-26

申请号：KR1020090007354

申请日：2009-01-30

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 하세베가즈히데 ,  나까지마시게루 ,  오가와쥰

IPC: H01L21/205

CPC classification number: C23C16/452 ,  C23C16/345 ,  C23C16/402 ,  C23C16/45536 ,  H01L21/02164 ,  H01L21/02219 ,  H01L21/0228 ,  H01L21/31612

Abstract: 디이소프로필아미노실란 가스를 구비하는 제1 처리 가스와 산화 가스 또는 질화 가스를 구비하는 제2 처리 가스를 선택적으로 공급 가능한 처리 영역 내에서 피처리 기판 상에 CVD에 의해 실리콘 함유 절연막을 형성한다. 이로 인해, 제1 및 제2 공정을 교대로 구비하는 사이클을 복수회 반복한다. 제1 공정은, 제1 처리 가스의 공급을 행하여, 피처리 기판의 표면에 실리콘을 포함하는 흡착층을 형성한다. 제2 공정은, 제2 처리 가스의 공급을 행하여, 피처리 기판의 표면 상의 흡착층을 산화 또는 질화한다. 제2 공정은, 제2 처리 가스를 여기 기구에 의해 여기한 상태에서 처리 영역에 공급하는 여기 기간을 구비한다.
피처리 기판, 흡착층, 실리콘 함유 절연막, 처리 가스, 반도체 웨이퍼