公开(公告)号：KR1020080079175A

公开(公告)日：2008-08-29

申请号：KR1020080001297

申请日：2008-01-04

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마에카와가오루 ,  나가이히로유키 ,  하타노다츠오 ,  다카시사쿠마

IPC: H01L21/203 ,  H01L21/28

CPC classification number: C23C14/185 ,  C23C14/027 ,  C23C14/345 ,  C23C14/544 ,  H01L21/2855 ,  H01L21/76844 ,  H01L21/76855 ,  H01L21/76873 ,  H01L21/76883 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: A method and an apparatus for forming a sputter film are provided to change a concentration of an additive metal in an alloy film by changing parameters, such as a high frequency power for forming plasma and a plasma input power supplied to a metal target. An apparatus for forming a sputter film supplies gas for generating plasma into a process chamber, supplies power to the gas, and deposits an alloy film on an object to be processed. The apparatus for forming the sputter film includes a memory portion(37) and a control portion(30). The memory portion relates various parameter values including a pressure and a power inside the process chamber to a first alloy film, relates other parameter values to a second alloy film, and stores the parameter values of the first and second alloy films in a database. Concentration values of additive metals in the first and second alloy films are different from each other. The control portion reads the parameter values corresponding to the first and second alloy films from the database, and outputs a control signal, such that sputter films are sequentially formed on the first and second alloy films based on parameter values.

Abstract translation: 提供了用于形成溅射膜的方法和装置，通过改变诸如用于形成等离子体的高频功率和提供给金属靶的等离子体输入功率的参数来改变合金膜中的添加金属的浓度。 用于形成溅射膜的装置将用于产生等离子体的气体供应到处理室中，为气体供电，并将合金膜沉积在待处理物体上。 用于形成溅射膜的装置包括存储部分（37）和控制部分（30）。 存储器部分将包括处理室内的压力和功率的各种参数值与第一合金膜相关，将其它参数值与第二合金膜相关，并将第一和第二合金膜的参数值存储在数据库中。 第一和第二合金膜中的添加金属的浓度值彼此不同。 控制部分从数据库读取对应于第一和第二合金膜的参数值，并输出控制信号，使得基于参数值在第一和第二合金膜上依次形成溅射膜。

公开(公告)号：KR1020020093074A

公开(公告)日：2002-12-12

申请号：KR1020027014331

申请日：2001-04-26

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마에카와가오루 ,  스기우라마사히토

IPC: H01L21/31

Abstract: 반도체 장치를 제조하는 방법은 제 1 절연막상에 제 2 절연막을 증착시키는 단계, 제 2 절연막을 패터닝하여 내부에 개구부를 형성하는 단계, 및, 제 2 절연막을 에칭 마스크로서 사용하면서 제 1 절연막을 에칭하는 단계를 포함하며, 여기서, 제 2 절연막에는 저유전막을 사용한다.

公开(公告)号：KR1020070057057A

公开(公告)日：2007-06-04

申请号：KR1020060120123

申请日：2006-11-30

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아사코류이치 ,  마에카와가오루 ,  야스시후지이

IPC: H01L21/28

CPC classification number: H01L21/76808 ,  H01L21/3105 ,  H01L21/31138 ,  H01L21/67051 ,  H01L21/67069 ,  H01L21/67109 ,  H01L21/67178 ,  H01L21/67207 ,  H01L21/76814 ,  H01L21/76826

Abstract: A method for manufacturing a semiconductor device, a substrate processing system, and a recording medium are provided to recover damage of an etching target layer by removing an etching mask at a practical speed. An etching mask having a predetermined circuit pattern is formed on a surface of an etching target layer which is formed on a semiconductor substrate. A groove or a hole is formed in the etching target layer by etching the etching target layer through the etching mask. The etching mask is removed by a gas process including ozone. The damage of the etching target is recovered by supplying recovery gas.

Abstract translation: 提供一种制造半导体器件，衬底处理系统和记录介质的方法，通过以实际速度去除蚀刻掩模来恢复蚀刻目标层的损伤。 在形成在半导体衬底上的蚀刻目标层的表面上形成具有预定电路图形的蚀刻掩模。 通过蚀刻掩模对蚀刻目标层进行蚀刻，在蚀刻目标层中形成凹槽或孔。 通过包括臭氧的气体过程去除蚀刻掩模。 通过供给回收气体来回收蚀刻靶的损伤。

公开(公告)号：KR100605884B1

公开(公告)日：2006-08-01

申请号：KR1019990049242

申请日：1999-11-08

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 고바야시야스오 ,  미야타니고타로 ,  마에카와가오루

IPC: H01L21/302

CPC classification number: H01L21/67069 ,  H01J37/32082 ,  H01J2237/2001 ,  H01L21/02063 ,  H01L21/31116

Abstract: 그 표면에 산화막이 발생하고 있는 피처리체(W)는, 진공 분위기로 유지되는 처리 용기(10)내에 반입되고, N
2 가스와 H
2 가스의 혼합 가스가 플라즈마 발생부(30)에 도입되어 여기서 플라즈마화되고 각각의 활성화 가스종이 형성된다. 활성화 가스종은 피처리체를 향하여 유동되고, 이 유동에 NF
3 가스가 첨가되고 NF
3 가스가 활성화되어 활성화된 가스가 형성된다. 피처리체(W)는 냉각 수단(2)에 의해 소정의 온도 이하로 냉각되고 NF
3 가스의 활성화된 가스에 노출되며, 상기 가스와 반응하여 산화막은 변질되고 반응막이 형성된다. N
2 가스, H
2 가스 및 NF
3 가스의 처리 용기(10)로의 공급이 정지되고, 가열 수단(19)에서 피처리체를 소정의 온도로 가열하여 반응막이 승화되어 제거된다. 이상과 같은 피처리체로부터 산화막을 제거하는 표면 처리 방법과 그 장치가 개시된다. 또한, 본 발명의 표면 처리 장치와 다른 처리 장치 사이에서 피처리체가 비반응성 분위기중에서 반송가능하게, 이들 장치를 배치하는 클러스터 장치가 개시된다.

公开(公告)号：KR1020040015369A

公开(公告)日：2004-02-18

申请号：KR1020047000780

申请日：2002-07-23

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마에카와가오루

IPC: H01L21/3205

CPC classification number: H01L21/31144 ,  H01L21/0332 ,  H01L21/76811 ,  H01L21/76813

Abstract: 제조 공정수가 적고 효율적인 반도체 장치의 제조 방법을 제공한다. 듀얼 다마신법을 이용한 다층 배선 구조를 갖는 반도체 장치의 제조 방법에 있어서, 실질적으로는 제 1 하드마스크막을 마스크로 하여, 제 2 층간 절연막을 제거해서, 개구부를 형성한다. 또, 에칭 스토퍼막을 제거하고, 그 후, 제 1 층간 절연막을 제거하여, 제 1 층간 절연막에 비어 홀을 형성한다.

Abstract translation: 提供了一种用较少制造步骤有效地制造半导体器件的方法。 根据使用双镶嵌方法制造具有多层布线结构的半导体器件的方法，基本上使用第一硬掩模膜作为掩模来去除第二层间绝缘膜以形成孔。 另外，去除蚀刻停止膜，然后去除第一层间绝缘膜以在第一层间绝缘膜中形成通孔。

公开(公告)号：KR1020020027599A

公开(公告)日：2002-04-13

申请号：KR1020027002664

申请日：2001-06-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마에카와가오루 ,  호시노사토히코 ,  스기우라마사히토 ,  알렉레티페데리카

IPC: H01L21/31

Abstract: 반도체 장치의 제조 방법은 기판 상에 스핀-온 공정에 의해 제 1 절연 필름을 형성시키고, 상기 제 1 절연 필름에 380 내지 500 ℃의 온도에서 5 내지 180 초의 지속 시간동안 경화 공정을 적용시키고, 상기 제 1 절연 필름 상에 스핀-온 공정에 의해 제 2 절연 필름을 형성시키는 단계들을 포함한다.

公开(公告)号：KR100984992B1

公开(公告)日：2010-10-04

申请号：KR1020080001297

申请日：2008-01-04

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마에카와가오루 ,  나가이히로유키 ,  하타노다츠오 ,  다카시사쿠마

IPC: H01L21/203 ,  H01L21/28

CPC classification number: C23C14/185 ,  C23C14/027 ,  C23C14/345 ,  C23C14/544 ,  H01L21/2855 ,  H01L21/76844 ,  H01L21/76855 ,  H01L21/76873 ,  H01L21/76883 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: [과제]
1 개의 처리 용기 내에서 스퍼터에 의해 두께 방향으로 농도 구배를 갖도록 첨가 금속을 함유한 합금층을 피처리체 상에 용이하게 형성할 수 있는 기술을 제공하는 것.
[해결 수단]
첨가 금속과 주금속을 함유하는 합금으로 이루어지는 금속 타겟을 구비한 처리 용기 내에 플라즈마 발생용 가스를 공급함과 함께 이 가스에 전력을 공급하여 플라즈마화하고, 그 플라즈마에 의해 스퍼터된 금속 타겟 입자에 의해 제 1 합금막을 피처리체에 막형성하는 제 1 막형성 공정과, 처리 용기 내의 압력 및 상기 전력의 적어도 하나를 다르게 하여 플라즈마를 발생시키고, 스퍼터된 상기 금속 타겟의 입자에 의해, 첨가 금속의 농도가 제 1 합금막의 첨가 금속의 농도와는 상이한 제 2 합금막을 제 1 합금막에 적층하는 제 2 막형성 공정을 포함하도록 스퍼터 막형성을 실시하여, 주금속에 대한 첨가 금속의 농도가 두께 방향으로 상이한 막을 막형성할 수 있다.
농도 구배, 첨가 금속, 주금속, 피처리체, 금속 타겟, 스퍼터 막형성

公开(公告)号：KR100810163B1

公开(公告)日：2008-03-06

申请号：KR1020060120123

申请日：2006-11-30

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 아사코류이치 ,  마에카와가오루 ,  야스시후지이

IPC: H01L21/28

CPC classification number: H01L21/76808 ,  H01L21/3105 ,  H01L21/31138 ,  H01L21/67051 ,  H01L21/67069 ,  H01L21/67109 ,  H01L21/67178 ,  H01L21/67207 ,  H01L21/76814 ,  H01L21/76826

Abstract: 본 발명은 전기적 특성 및 신뢰성이 우수한 반도체 장치를 제조할 수 있는 반도체 장치의 제조 방법을 제공하기 위해, 반도체 기판에 형성된 피에칭막의 표면에 소정의 회로 패턴을 갖는 에칭 마스크를 형성하는 공정(단계 2)과, 에칭 마스크를 통해 피에칭막을 에칭하고, 피에칭막에 홈 또는 구멍을 형성하는 공정(단계 3)과, 오존을 포함하는 가스에 의한 처리를 적어도 포함하여 에칭 마스크를 제거하는 공정(단계 4, 5)과, 제거 공정까지의 공정에 의해 피에칭막이 받은 손상을, 소정의 회복 가스를 공급하는 것에 의해, 회복시키는 공정(단계 6)을 포함하는 반도체 장치의 제조 방법을 제공한다.

公开(公告)号：KR100739955B1

公开(公告)日：2007-07-16

申请号：KR1020027002664

申请日：2001-06-28

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마에카와가오루 ,  호시노사토히코 ,  스기우라마사히토 ,  알렉레티페데리카

IPC: H01L21/31

Abstract: 반도체 장치의 제조 방법은 기판 상에 스핀-온 공정에 의해 제 1 절연막을 형성시키고, 상기 제 1 절연막에 380 내지 500 ℃의 온도에서 5 내지 180 초의 시간으로 경화 공정을 실시하고, 상기 제 1 절연막 상에 스핀-온 공정에 의해 제 2 절연막을 형성시키는 공정을 포함한다.

公开(公告)号：KR100584187B1

公开(公告)日：2006-05-29

申请号：KR1020047000780

申请日：2002-07-23

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 마에카와가오루

IPC: H01L21/3205

CPC classification number: H01L21/31144 ,  H01L21/0332 ,  H01L21/76811 ,  H01L21/76813

Abstract: A method of efficiently fabricating a semiconductor device with less fabrication steps is provided. A second inter-layer insulation film is removed to form an aperture by substantially using a first hard mask film as a mask in accordance with the method of fabricating a semiconductor device having a multi-layer wiring structure using a dual-damascene method. In addition, an etching stopper film is removed, and then a first inter-layer insulation film is removed to form a via hole in the first inter-layer insulation film.