公开(公告)号：KR100576399B1

公开(公告)日：2006-05-03

申请号：KR1020040070432

申请日：2004-09-03

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 고시이시아키라 ,  다나카히데아키 ,  오카야마노부유키 ,  미야가와마사아키 ,  미즈카미순스케 ,  시미즈와타루 ,  히로세준 ,  와카키도시카츠 ,  미와도모노리 ,  오오야부준 ,  하야시다이스케

IPC: H01L21/3065 ,  H01L21/02

Abstract: 처리의 면내 균일성을 향상시킬 수 있음과 동시에 반도체 웨이퍼의 주연부 이면측에 대한 데포지션의 발생을 종래에 비교해서 저감할 수 있는 포커스 링 및 플라즈마 처리 장치를 제공한다.
진공 챔버(1)내에는 반도체 웨이퍼(W)가 탑재되는 탑재대(2)가 설치되어 있고, 이 탑재대(2)에 탑재된 반도체 웨이퍼(W)의 주위를 둘러싸도록 포커스 링(8)이 설치되어 있다. 포커스 링(8)은 유전체로 이루어지는 링형상의 하측부재(9)와 이 하측부재(9)의 상부에 배치되고, 도전성 재료로 이루어지는 링형상의 상측부재(10)로 구성되어 있고, 상측부재(10)는 그 상면의 외주측이 반도체 웨이퍼(W)의 피처리면보다 높은 평탄부(10a)로 되고, 이 평탄부(10a)의 내주부가 외주측이 내주측보다 높아지도록 경사하는 경사부(10b)로 되어 있다.

公开(公告)号：KR1020050025079A

公开(公告)日：2005-03-11

申请号：KR1020040070432

申请日：2004-09-03

Applicant: 도쿄엘렉트론가부시키가이샤

Inventor： 고시이시아키라 ,  다나카히데아키 ,  오카야마노부유키 ,  미야가와마사아키 ,  미즈카미순스케 ,  시미즈와타루 ,  히로세준 ,  와카키도시카츠 ,  미와도모노리 ,  오오야부준 ,  하야시다이스케

IPC: H01L21/3065 ,  H01L21/02

CPC classification number: H01L21/67069 ,  H01J37/32642

Abstract: A focus ring and a plasma processing apparatus are provided to obtain the same uniform plasma processing of an edge as a center of wafer and to reduce a deposition in the back surface of edge. A focus ring includes a lower member and an upper member. The lower member(9) is formed with a dielectric. An upper member(10) made of a conductive material is formed on the top of the lower member. An inclined portion that an outer circumferential side thereof is higher than an inner circumferential side is formed on the top surface of the upper member. The position of end of the outer circumferential side in the inclined portion is higher than the position of a surface of the wafer(W) to be processed. The inner circumferential side of the upper member is spaced apart from a circumferential edge of the wafer by a predetermined distance.

Abstract translation: 提供聚焦环和等离子体处理装置以获得作为晶片中心的边缘的相同的均匀等离子体处理并减少边缘的后表面中的沉积。 聚焦环包括下部构件和上部构件。 下部构件（9）形成有电介质。 由导电材料制成的上部构件（10）形成在下部构件的顶部上。 在上部构件的上表面上形成有外周侧高于内周侧的倾斜部。 倾斜部分中的外周侧的端部的位置高于待处理的晶片（W）的表面的位置。 上部构件的内周侧与晶片的圆周边缘间隔预定距离。