-
公开(公告)号：KR1020090053137A
公开(公告)日：2009-05-27
申请号：KR1020070119813
申请日：2007-11-22
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L21/027
CPC classification number: G03F7/42 , H01L21/02057 , H01L21/6704 , H01L27/3244
Abstract: 본 발명의 일 실시예에 따른 마스크 패턴의 제거방법은, 이온 주입을 위해 사용된 마스크 패턴을 상기 마스크 패턴이 형성된 박막으로부터 제거하는 방법에 있어서, 1차 산소 플라즈마 에싱(ashing)방법으로 상기 마스크 패턴의 일부를 제거하고, 스트리퍼를 이용하여 상기 마스크 패턴의 나머지 부분을 상기 박막으로부터 제거하고 그리고 2차 산소 플라즈마 에싱 방법으로 잔류하는 마스크 패턴을 제거한다.
감광막, 마스크 패턴, PR 스트립, 산소 플라즈마 에싱, 이온 주입-
公开(公告)号：KR101074788B1
公开(公告)日：2011-10-20
申请号：KR1020090007385
申请日：2009-01-30
Applicant: 삼성모바일디스플레이주식회사
IPC: G02F1/136 , G02F1/1343
CPC classification number: H01L27/3248 , H01L27/1255 , H01L27/3262 , H01L27/3265 , H01L29/4908 , H01L51/5206 , H01L2227/323
Abstract: 본발명은, 기판상의동일층에형성된 TFT 활성층; 상기활성층과동일물질로동일층에소정간격이격되어형성된커패시터의제1 하부전극과, 상기제1 하부전극상에형성된커패시터의제1 상부전극; 기판, 활성층및 제1 상부전극상에형성된제1 절연층; 상기제1 절연층상에형성되고, 활성층의채널영역에대응되는영역에순차로형성된게이트하부전극및 게이트상부전극; 제1 절연층상에형성되고, 각게이트하부전극및 상부전극과동일물질로, 상기커패시터의제1 상부전극에대응되는영역에순차로형성된커패시터의제2 하부전극및 상부전극; 상기제1 절연층상에형성되고, 상기게이트하부전극및 상기커패시터제2 하부전극과동일물질로형성된화소하부전극, 및상기게이트상부전극및 상기커패시터제2 상부전극과동일물질로형성되며상기화소하부전극을노출시키도록상기화소하부전극가장자리상부에배치된화소상부전극; 상기게이트전극, 커패시터제2전극및 화소상부전극상에형성되고, 상기활성층의소스및 드레인영역을노출시키는콘택홀, 및상기화소상부전극가장자리일부를노출시키는비어홀에의해관통되는제2 절연층; 및상기제2 절연층상에형성되며, 상기콘택홀및 비어홀을통해상기소스, 드레인영역및 화소상부전극과접속하는소스및 드레인전극;을포함하는평판표시장치를제공한다.
-
公开(公告)号：KR100899426B1
公开(公告)日：2009-05-27
申请号：KR1020070093538
申请日：2007-09-14
Applicant: 삼성모바일디스플레이주식회사
CPC classification number: H01L27/3258 , H01L21/31058 , H01L27/1248 , H01L2227/323
Abstract: 본 발명은 유기 전계 발광표시장치 제조방법에 관한 것으로 먼저, 평탄화막을 열처리하여 경화시키고, 에싱처리한다. 이어서, 상기 평탄화막을 표면처리하여 평탄화막의 거칠기를 더욱 감소시킬 수 있다.
따라서, 상기 평탄화막의 거칠기로 인한 유기 전계 발광표시장치의 반사율 저하 및 색좌표 변화 등의 문제점을 개선할 수 있다.
거칠기, 평탄화막-
公开(公告)号：KR1020090028166A
公开(公告)日：2009-03-18
申请号：KR1020070093538
申请日：2007-09-14
Applicant: 삼성모바일디스플레이주식회사
CPC classification number: H01L27/3258 , H01L21/31058 , H01L27/1248 , H01L2227/323
Abstract: A manufacturing method of the organic electroluminescent display device can solve the problem of the color coordinate change and reflection rate reduction by hardening the planarized film with the thermal process after forming the inner via-hole. The thin film transistor, the protective film(170), and the planarized film(180) are successively formed in the top of the substrate. The planarized film is exposed and developed. the first via-hole(190a) is formed to expose the protective film formed among the source/drain electrode of the thin film transistor. The thermal process is performed on the planarized film. The planarized film is hardened. The ashing process(500) is performed on the planarized film. The organic film including organic light-emitting layer is formed on the pixel electrode. The opposing electrode is formed in the front of substrate.
Abstract translation: 有机电致发光显示装置的制造方法可以通过在形成内部通孔之后通过热处理使平坦化膜硬化来解决色坐标变化和反射率降低的问题。 薄膜晶体管，保护膜（170）和平坦化膜（180）依次形成在基板的顶部。 平坦化的膜被曝光和显影。 第一通孔（190a）形成为暴露在薄膜晶体管的源/漏电极之间形成的保护膜。 在平坦化膜上进行热处理。 平坦化膜硬化。 在平坦化膜上进行灰化处理（500）。 包括有机发光层的有机膜形成在像素电极上。 对置电极形成在基板的前面。
-
公开(公告)号：KR101041141B1
公开(公告)日：2011-06-13
申请号：KR1020090018200
申请日：2009-03-03
Applicant: 삼성모바일디스플레이주식회사
CPC classification number: H01L51/52 , H01L27/3265 , H01L2227/323
Abstract: 본 발명은 유기전계발광표시장치 및 그의 제조방법에 관한 것으로써, 박막트랜지스터 영역 및 캐패시터 영역을 포함하는 기판: 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하며, 상기 박막트랜지스터 영역에 위치하는 금속촉매를 이용하여 결정화된 반도체층 패턴; 상기 반도체층 패턴을 포함하는 상기 기판 상에 위치하는 게이트 절연막: 상기 게이트 절연막 상에 위치하며, 상기 반도체층 패턴의 일정 영역에 대응되는 영역에 위치하는 게이트 전극 및 캐패시터 영역에 위치하는 캐패시터 하부 전극; 상기 게이트 전극 및 캐패시터 하부 전극을 포함하는 상기 기판 상에 위치하는 층간 절연막; 상기 층간 절연막 상에 위치하며, 상기 반도체층 패턴과 일부가 연결되는 소오스/드레인 전극 및 상기 캐패시터 하부전극에 대응되는 캐패시터 상부전극; 상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 전극과 전기적으로 연결되는 제 1 전극; 상기 제 1 전극 상에 위치하는 발광층을 포함하는 유기막층; 및 상기 유기막층 상에 위치하는 제 2 전극을 포함하며, 상기 캐패시터 영역에 대응하여 위치하는 상기 버퍼층의 일정영역, 상기 게이트 절연막의 일정영역, 상기 층간 절연막의 일정영역, 상기 캐패시터 하부 전극, 및 상기 캐패시터 상부전극의 표면에는 상기 반도체층 패턴을 형성하는 결정립의 결정립계 및 시드의 형상과 일치하는 형상의 돌출부가 형성된 것을 특징으로 하는 유기전계발광표시장치 및 그의 제조방법에 관한 것이다.
다결정 실리콘, 금속촉매 결정화 법-
Patent Agency Ranking
公开(公告)号：KR1020100099617A
公开(公告)日：2010-09-13
申请号：KR1020090018200
申请日：2009-03-03
Applicant: 삼성모바일디스플레이주식회사
CPC classification number: H01L51/52 , H01L27/3265 , H01L2227/323
Abstract: PURPOSE: An organic light emitting display device and a fabricating method of the same are provided to form a semiconductor layer including a polycrystalline silicon layer by crystallizing an amorphous silicon layer through a metallic catalyst. CONSTITUTION: A substrate(100) comprises an TFT area and a capacitor region. A buffer layer(110) is located on the substrate. The semiconductor pattern is crystallized by using metallic catalyst on the TFT area. A gate insulating layer(130) is located on the substrate including a semiconductor layer pattern. The gate electrode(140) corresponds to a certain area of the semiconductor pattern. A capacitor lower electrode(145) is located in the capacitor region. An inter-layer insulating film(150) is located on the substrate. A part of source / drain electrodes(160a,160b) is connected to the semiconductor layer pattern.
Abstract translation: 目的：提供有机发光显示装置及其制造方法，以通过金属催化剂使非晶硅层结晶而形成包括多晶硅层的半导体层。 构成：衬底（100）包括TFT区域和电容器区域。 缓冲层（110）位于基板上。 半导体图案通过在TFT区域上使用金属催化剂结晶。 栅极绝缘层（130）位于包括半导体层图案的衬底上。 栅电极（140）对应于半导体图案的特定区域。 电容器下电极（145）位于电容器区域中。 层间绝缘膜（150）位于基板上。 源极/漏极（160a，160b）的一部分连接到半导体层图案。
-
公开(公告)号：KR100898297B1
公开(公告)日：2009-05-18
申请号：KR1020070125617
申请日：2007-12-05
Applicant: 삼성모바일디스플레이주식회사
CPC classification number: H05B33/10 , G02F1/1333 , H01L51/56 , H05B33/14 , H05B33/26
Abstract: 본 발명의 일 실시예에 따른 금속막 패턴의 제조 방법은, 기판 위에 금속막을 형성하는 단계, 금속막 위에 감광막을 형성하고, 감광막을 노광 및 현상하여 마스크 패턴을 형성하는 단계, 마스크 패턴을 에칭 마스크로 사용하고, 제1 반응 가스 분위기에서 유도 결합 플라즈마 방법으로 금속막을 에칭하는 단계, 제2 반응 가스 분위기에서 유도 결합 플라즈마 방법으로 에싱하여 감광막을 1차 제거하는 단계, 제3 반응 가스 분위에서 유도 결합 플라즈마 방법으로 제1 반응 가스에서 제공된 이온 중 잔류하는 이온을 치환시키는 단계 및 스트리퍼를 이용하여 기판 위에 잔류하는 감광막을 2차 제거하는 단계를 포함한다.
배선, 금속 배선, 에칭, 유도 결합 플라즈마, 알루미늄 합금, 니켈-
公开(公告)号：KR1020090004437A
公开(公告)日：2009-01-12
申请号：KR1020080024742
申请日：2008-03-18
Applicant: 삼성모바일디스플레이주식회사
IPC: H05B33/10
CPC classification number: H01L51/0018 , H01L27/3248 , H01L51/56 , H01L2924/12044
Abstract: A method for manufacturing a light emitting display device is provided to reduce a process time and a process time by forming a via hole through one mask. A first insulating layer(152) is formed on a substrate(150) in which a thin film transistor(151) is formed. A second insulating layer(153) is formed on the first insulating layer. A second insulating layer is patterned. The second insulating layer is made of one of acryl, and the acryl series and the polyimide series organic compound. A part of the first insulating layer is exposed. The exposed firsts insulating layer is etched. The etching is performed by the oxygen plasma. A source electrode or a drain electrode of the thin film transistor is exposed. The cooling gas is supplied to the substrate. The cooling gas is the helium gas. The ashing of the surface of the second insulating layer is performed.
Abstract translation: 提供一种制造发光显示装置的方法，通过一个掩模形成通孔来缩短处理时间和处理时间。 第一绝缘层（152）形成在其上形成有薄膜晶体管（151）的基板（150）上。 在第一绝缘层上形成第二绝缘层（153）。 图案化第二绝缘层。 第二绝缘层由丙烯酸，丙烯酸系列和聚酰亚胺系有机化合物之一构成。 暴露第一绝缘层的一部分。 暴露的第一绝缘层被蚀刻。 蚀刻由氧等离子体进行。 薄膜晶体管的源电极或漏电极露出。 将冷却气体供给到基板。 冷却气体是氦气。 执行第二绝缘层的表面的灰化。
-
公开(公告)号：KR1020100088269A
公开(公告)日：2010-08-09
申请号：KR1020090007385
申请日：2009-01-30
Applicant: 삼성모바일디스플레이주식회사
IPC: G02F1/136 , G02F1/1343
CPC classification number: H01L27/3248 , H01L27/1255 , H01L27/3262 , H01L27/3265 , H01L29/4908 , H01L51/5206 , H01L2227/323
Abstract: PURPOSE: A flat panel display and a manufacturing method thereof for improving the display quality and simplifying a manufacturing process are provided to reduce cost by reducing the number of masks. CONSTITUTION: A first lower electrode(31-1) of a capacitor is spaced in the same layer as the active layer. The first upper electrode of the capacitor is formed on the first bottom electrode. A pixel lower electrode(42-1) is formed into a gate lower electrode(22-1) and the same material as the capacitor second bottom electrode. The pixel upper electrode is formed into the gate upper part electrode and the same material as the capacitor second upper electrode.
Abstract translation: 目的：提供一种用于提高显示质量并简化制造过程的平板显示器及其制造方法，以通过减少掩模数来降低成本。 构成：电容器的第一下电极（31-1）与有源层相同的层间隔开。 电容器的第一上电极形成在第一底电极上。 像素下电极（42-1）形成为栅极下电极（22-1），与电容器第二底电极相同。 像素上部电极形成为栅极上部电极和与电容器第二上部电极相同的材料。
-
公开(公告)号：KR100911990B1
公开(公告)日：2009-08-13
申请号：KR1020080024742
申请日：2008-03-18
Applicant: 삼성모바일디스플레이주식회사
IPC: H05B33/10
Abstract: 본 발명은 발광표시장치의 제조방법에 관한 것으로, 본 발명에 따른 발광표시장치의 제조방법은 박막 트랜지스터가 형성된 기판 상에 제1 절연막을 형성하는 단계; 상기 제1 절연막 상에 제2 절연막을 형성하는 단계; 상기 제2 절연막을 패터닝하여 상기 제1 절연막의 일 부분을 노출시키는 단계; 상기 노출된 제1 절연막을 식각하여, 상기 박막 트랜지스터의 소스 또는 드레인 전극을 노출시키는 단계; 및 상기 기판 상에 냉각 가스를 공급하며, 상기 제2 절연막의 표면을 에싱하는 단계를 포함한다.
에싱, 냉각 가스, 비아홀, 플라즈마
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.019 seconds)
