-
公开(公告)号：KR101094295B1
公开(公告)日：2011-12-19
申请号：KR1020090109835
申请日：2009-11-13
Applicant: 삼성모바일디스플레이주식회사
IPC: H05B33/10 , H01L29/786
CPC classification number: H01L29/78675 , H01L21/02532 , H01L21/02672 , H01L27/1277 , H01L27/1281 , H01L27/1285 , H01L27/1296 , H01L29/66757 , H01L29/78696
Abstract: 본 발명은 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 포함하는 유기전계발광표시장치 및 그들의 제조방법에 관한 것으로써, 기판을 제공하고, 상기 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층 상에 홈을 형성하고, 상기 비정질 실리콘층 상에 캡핑층을 형성하고, 상기 캡핑층 상에 금속촉매층을 형성하고, 상기 기판을 열처리하여, 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 것을 특징으로 하는 다결정 실리콘층의 제조방법에 관한 것이다.
그리고, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하는 반도체층; 상기 기판 전면에 걸쳐 위치하는 게이트 절연막; 상기 반도체층에 대응되는 게이트 전극; 및 상기 게이트 전극과 절연되며, 상기 반도체층과 연결되는 소스/드레인 전극을 포함하며, 상기 반도체층의 상부 표면에는 홈을 포함하며, 상기 홈에는 금속실리사이드가 위치하는 것을 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이며, 상기 박막트랜지스터를 포함하는 유기전계발광표시장치 및 그의 제조방법에 관한 것이다.
다결정 실리콘층, 금속촉매-
公开(公告)号：KR1020100100187A
公开(公告)日：2010-09-15
申请号：KR1020090018928
申请日：2009-03-05
Applicant: 삼성모바일디스플레이주식회사
Inventor： 이길원 , 이기용 , 서진욱 , 양태훈 , 박병건 , 리사첸코,막심 , 안지수 , 김영대 , 윤상연 , 박종력 , 최보경 , 정윤모 , 정민재 , 홍종원 , 나흥열 , 강유진 , 장석락
IPC: H01L21/205
CPC classification number: H01L21/02532 , H01L21/02422 , H01L21/02488 , H01L21/02592 , H01L21/0262 , H01L21/02672 , H01L27/1277 , H01L29/66757
Abstract: PURPOSE: A polycrystalline silicon manufacturing is provided to improve the charge mobility of crystallized polycrystalline silicon layer by using hydrogen gas as the carrier gas during forming the amorphous silicon layer. CONSTITUTION: A buffer layer(110) is formed on a substrate(100). An amorphous silicon layer(120) is formed on the buffer layer. A capping layer(130) is formed on the amorphous silicon layer. A crystallization guiding metal layer(140) is formed by depositing the crystallization guiding metal on the capping layer.
Abstract translation: 目的：提供多晶硅制造，以在形成非晶硅层期间通过使用氢气作为载气来提高结晶多晶硅层的电荷迁移率。 构成：在衬底（100）上形成缓冲层（110）。 在缓冲层上形成非晶硅层（120）。 在非晶硅层上形成覆盖层（130）。 结晶导向金属层（140）通过将结晶引导金属沉积在覆盖层上而形成。
-
公开(公告)号：KR1020100078861A
公开(公告)日：2010-07-08
申请号：KR1020080137240
申请日：2008-12-30
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L51/50 , H05B33/02
CPC classification number: H01L21/02488 , H01L21/02304 , H01L21/02532 , H01L21/02672 , H01L21/3205 , H01L27/1277 , H01L27/1281 , H01L29/66757 , H01L29/66765 , H01L29/78696
Abstract: PURPOSE: A thin layer transistor, a manufacturing method thereof, and an organic electronic light emitting display device for including the same are provided to reduce contact resistance by arranging the patterned second metallic catalyst crystallization area between the first metallic catalyst crystallization area and source/drain electrode. CONSTITUTION: A semiconductor layer is formed on a substrate(100). The semiconductor layer is composed of a first metallic catalyst crystallization area(160), source/drain areas(190a,190b) including the second metallic catalyst crystallization area(170). A gate electrode(120) is opposite to the channel area of the semiconductor layer. A gate insulating layer is interposed between the semiconductor layer and gate electrode. The source/drain electrode is electrically connected through the contact layer to the source/drain area.
Abstract translation: 目的：提供一种薄层晶体管及其制造方法以及包含该薄膜晶体管的有机电子发光显示装置，以通过将图案化的第二金属催化剂结晶区域设置在第一金属催化剂结晶区域和源极/漏极之间来降低接触电阻 电极。 构成：半导体层形成在基板（100）上。 半导体层由第一金属催化剂结晶区域（160），包括第二金属催化剂结晶区域（170）的源极/漏极区域（190a，190b）组成。 栅电极（120）与半导体层的沟道区相对。 栅极绝缘层插入在半导体层和栅电极之间。 源极/漏极电极通过接触层电连接到源极/漏极区域。
-
公开(公告)号：KR101049810B1
公开(公告)日：2011-07-15
申请号：KR1020080137240
申请日：2008-12-30
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L51/50 , H05B33/02
Abstract: 본 발명은 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치에 관한 것으로, 기판; 제 1 금속촉매 결정화 영역으로 이루어진 채널영역 및 제 1 금속촉매 결정화영역과 제 2 금속촉매 결정화 영역을 포함하는 소스/드레인 영역으로 이루어진 반도체층; 상기 반도체층의 채널영역에 대응하게 위치하는 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키기 위하여 상기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연막; 및 상기 게이트 전극과 절연되며, 상기 콘택층을 통하여 상기 소스/드레인 영역과 전기적으로 각각 연결되는 소스/드레인 전극을 포함하는 것을 특징으로 하는 박막트랜지스터에 관한 것이다.
또한, 기판을 형성하고, 제 1 금속촉매 결정화 영역으로 이루어진 채널영역 및 제 1 금속촉매 결정화영역과 제 2 금속촉매 결정화 영역을 포함하는 소스/드레인 영역으로 이루어진 반도체층을 형성하고, 상기 반도체층의 채널영역에 대응하게 위치하는 게이트 전극을 형성하고, 상기 반도체층과 상기 게이트 전극을 절연시키기 위하여 상기 반도체층과 상기 게이트 전극 사이에 위치하는 게이트 절연막을 형성하고, 상기 소스/드레인 영역과 전기적으로 각각 연결되는 소스/드레인 전극을 형성하는 것을 포함하는 박막트랜지스터의 제조방법에 관한 것이다.
SGS 결정화, 박막트랜지스터Abstract translation: 本发明涉及一种薄膜晶体管及其制造方法以及包括该薄膜晶体管的有机发光显示器。 包括沟道区的半导体层，所述沟道区包括第一金属催化剂结晶区和包括第一金属催化剂结晶区和第二金属催化剂结晶区的源极/漏极区; 栅电极，其对应于半导体层的沟道区而定位; 位于所述半导体层和所述栅电极之间以使所述半导体层与所述栅电极绝缘的栅绝缘层; 以及源电极/漏电极，与栅电极电绝缘并通过接触层电连接到源/漏区。
-
公开(公告)号：KR101041141B1
公开(公告)日：2011-06-13
申请号：KR1020090018200
申请日：2009-03-03
Applicant: 삼성모바일디스플레이주식회사
CPC classification number: H01L51/52 , H01L27/3265 , H01L2227/323
Abstract: 본 발명은 유기전계발광표시장치 및 그의 제조방법에 관한 것으로써, 박막트랜지스터 영역 및 캐패시터 영역을 포함하는 기판: 상기 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하며, 상기 박막트랜지스터 영역에 위치하는 금속촉매를 이용하여 결정화된 반도체층 패턴; 상기 반도체층 패턴을 포함하는 상기 기판 상에 위치하는 게이트 절연막: 상기 게이트 절연막 상에 위치하며, 상기 반도체층 패턴의 일정 영역에 대응되는 영역에 위치하는 게이트 전극 및 캐패시터 영역에 위치하는 캐패시터 하부 전극; 상기 게이트 전극 및 캐패시터 하부 전극을 포함하는 상기 기판 상에 위치하는 층간 절연막; 상기 층간 절연막 상에 위치하며, 상기 반도체층 패턴과 일부가 연결되는 소오스/드레인 전극 및 상기 캐패시터 하부전극에 대응되는 캐패시터 상부전극; 상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 전극과 전기적으로 연결되는 제 1 전극; 상기 제 1 전극 상에 위치하는 발광층을 포함하는 유기막층; 및 상기 유기막층 상에 위치하는 제 2 전극을 포함하며, 상기 캐패시터 영역에 대응하여 위치하는 상기 버퍼층의 일정영역, 상기 게이트 절연막의 일정영역, 상기 층간 절연막의 일정영역, 상기 캐패시터 하부 전극, 및 상기 캐패시터 상부전극의 표면에는 상기 반도체층 패턴을 형성하는 결정립의 결정립계 및 시드의 형상과 일치하는 형상의 돌출부가 형성된 것을 특징으로 하는 유기전계발광표시장치 및 그의 제조방법에 관한 것이다.
다결정 실리콘, 금속촉매 결정화 법-
Patent Agency Ranking6.发明公开
公开(公告)号：KR1020110053039A
公开(公告)日：2011-05-19
申请号：KR1020090109835
申请日：2009-11-13
Applicant: 삼성모바일디스플레이주식회사
IPC: H05B33/10 , H01L29/786
CPC classification number: H01L29/78675 , H01L21/02532 , H01L21/02672 , H01L27/1277 , H01L27/1281 , H01L27/1285 , H01L27/1296 , H01L29/66757 , H01L29/78696 , H01L27/3262
Abstract: PURPOSE: A method for manufacturing a polycrystalline silicon layer, and thin film transistor, organic light emitting display device with the thin film transistor, and manufacturing method thereof are provided to reduce line type scratches on a buffer layer, an amorphous silicon layer, or a capping layer, thereby controlling the growth of crystallization of a polycrystalline silicon layer. CONSTITUTION: A method for manufacturing a polycrystalline silicon layer comprises the following steps. A substrate(100) is provided. A buffer layer(110) is formed on a substrate. An amorphous silicon layer(120A) is formed on the buffer layer. A groove is formed on the amorphous silicon layer. A capping layer(125) is formed on the amorphous silicon layer. A metal catalytic layer(128) is formed on the capping layer. The substrate is processed by heat to crystallize the amorphous silicon layer into a polycrystalline silicon layer.
Abstract translation: 目的：提供一种制造多晶硅层的方法，薄膜晶体管，具有薄膜晶体管的有机发光显示装置及其制造方法，以减少缓冲层，非晶硅层或非晶硅层上的线型划痕 从而控制多晶硅层的结晶生长。 构成：制造多晶硅层的方法包括以下步骤。 提供基板（100）。 缓冲层（110）形成在基板上。 在缓冲层上形成非晶硅层（120A）。 在非晶硅层上形成凹槽。 在非晶硅层上形成覆盖层（125）。 在覆盖层上形成金属催化剂层（128）。 通过加热处理衬底以将非晶硅层结晶成多晶硅层。
-
公开(公告)号：KR1020100099617A
公开(公告)日：2010-09-13
申请号：KR1020090018200
申请日：2009-03-03
Applicant: 삼성모바일디스플레이주식회사
CPC classification number: H01L51/52 , H01L27/3265 , H01L2227/323
Abstract: PURPOSE: An organic light emitting display device and a fabricating method of the same are provided to form a semiconductor layer including a polycrystalline silicon layer by crystallizing an amorphous silicon layer through a metallic catalyst. CONSTITUTION: A substrate(100) comprises an TFT area and a capacitor region. A buffer layer(110) is located on the substrate. The semiconductor pattern is crystallized by using metallic catalyst on the TFT area. A gate insulating layer(130) is located on the substrate including a semiconductor layer pattern. The gate electrode(140) corresponds to a certain area of the semiconductor pattern. A capacitor lower electrode(145) is located in the capacitor region. An inter-layer insulating film(150) is located on the substrate. A part of source / drain electrodes(160a,160b) is connected to the semiconductor layer pattern.
Abstract translation: 目的：提供有机发光显示装置及其制造方法，以通过金属催化剂使非晶硅层结晶而形成包括多晶硅层的半导体层。 构成：衬底（100）包括TFT区域和电容器区域。 缓冲层（110）位于基板上。 半导体图案通过在TFT区域上使用金属催化剂结晶。 栅极绝缘层（130）位于包括半导体层图案的衬底上。 栅电极（140）对应于半导体图案的特定区域。 电容器下电极（145）位于电容器区域中。 层间绝缘膜（150）位于基板上。 源极/漏极（160a，160b）的一部分连接到半导体层图案。
-
公开(公告)号：KR101049799B1
公开(公告)日：2011-07-15
申请号：KR1020090018199
申请日：2009-03-03
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H05B33/02
CPC classification number: H01L21/02532 , H01L21/02422 , H01L21/02488 , H01L21/02672 , H01L27/1277 , H01L29/66757 , H01L29/78603 , H01L29/78675
Abstract: 박막트랜지스터의 제조방법은, 기판 상에 실리콘막, 확산층, 비정질 실리콘층, 캡핑층, 및 금속 촉매층을 차례로 형성하는 단계와, 기판을 열처리하여 금속 촉매층의 금속 촉매를 캡핑층을 통해 비정질 실리콘층으로 확산시키고, 확산층을 통해 실리콘막으로 확산시켜 비정질 실리콘층을 다결정 실리콘층으로 형성하는 단계와, 금속 촉매층과 캡핑층을 제거하는 단계와, 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 단계와, 게이트 절연막에 의해 반도체층과 절연되는 게이트 전극, 및 층간 절연막에 의해 반도체층과 분리되며 일부가 반도체층에 연결되는 소스/드레인 전극을 형성하는 단계를 포함한다.
금속촉매 결정화법, 게터링Abstract translation: 一种制造薄膜晶体管，硅膜，扩散层，非晶硅层，覆盖层，并通过覆盖层在基板上的金属催化剂层的金属催化剂加热所述基片上形成金属催化剂层，然后将非晶硅层的方法 和扩散的工序和，通过扩散层通过图案化和除去工序扩散到硅膜，和金属催化剂层和覆盖层，以形成无定形硅层为多晶硅层，多晶硅层，以形成半导体层，栅 通过由栅极电极的层间绝缘膜的绝缘膜，并以从与半导体层分离所述半导体层，以及部分地形成连接到半导体层的源极/漏极电极的步骤中被绝缘。
-
公开(公告)号：KR101015849B1
公开(公告)日：2011-02-23
申请号：KR1020090018201
申请日：2009-03-03
Applicant: 삼성모바일디스플레이주식회사
Inventor： 박병건 , 양태훈 , 서진욱 , 이기용 , 리사첸코,막심 , 최보경 , 이대우 , 이길원 , 이동현 , 박종력 , 안지수 , 김영대 , 나흥열 , 정민재 , 정윤모 , 홍종원 , 강유진 , 장석락 , 정재완 , 윤상연
IPC: H01L29/786 , H05B33/02
CPC classification number: H01L29/6675 , H01L21/02422 , H01L21/02488 , H01L21/02532 , H01L21/02667 , H01L21/02672 , H01L27/1277 , H01L29/66757 , H01L29/66765 , H01L29/78696
Abstract: 본 발명은 박막트랜지스터, 그의 제조방법 및 그를 구비하는 유기전계발광표시장치에 관한 것으로, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층과 절연되는 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키는 게이트 절연막; 및 상기 상기 게이트 전극과 절연되며, 상기 반도체층과 일부가 연결되는 소오스/드레인 전극을 포함하며, 상기 반도체층은 하나 또는 다수개의 홈부를 포함하는 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법에 관한 것이다.
또한, 기판; 상기 기판 상에 위치하는 버퍼층; 상기 상기 버퍼층 상에 위치하는 반도체층; 상기 반도체층과 절연되는 게이트 전극; 상기 반도체층과 상기 게이트 전극을 절연시키는 게이트 절연막; 상기 상기 게이트 전극과 절연되며, 상기 반도체층과 일부가 연결되는 소오스/드레인 전극; 상기 기판 전면에 걸쳐 위치하는 절연막; 및 상기 절연막 상에 상기 소오스/드레인과 전기적으로 연결되는 제 1 전극, 유기막층 및 제 2 전극을 포함하며, 상기 반도체층은 하나 또는 다수개의 홈부를 포함하는 것을 특징으로 하는 유기전계발광표시장치에 관한 것이다.
다결정 실리콘, 게터링, 박막트랜지스터-
公开(公告)号：KR1020100078862A
公开(公告)日：2010-07-08
申请号：KR1020080137241
申请日：2008-12-30
Applicant: 삼성모바일디스플레이주식회사
IPC: H01L29/786 , H01L51/50 , H05B33/02
CPC classification number: H01L29/66757 , H01L21/02532 , H01L21/02672 , H01L27/1277 , H01L27/1281 , H01L29/04 , H01L29/78606 , H01L21/00 , H01L21/02068
Abstract: PURPOSE: A thin layer transistor, a manufacturing method thereof, and an organic electronic light emitting display device for including the same are provided to improve the electrical characteristic of the thin layer transistor with controlling of the leakage current by controlling the concentration of the remaining metal catalyst at the channel area. CONSTITUTION: A semiconductor layer(175) is formed on a substrate. The semiconductor layer comprises a first metallic catalyst crystallization area, source/drain area including the second metallic catalyst crystallization area, and the channel area including the second metallic catalyst crystallization area. A gate electrode(185) is opposite to the channel area of the semiconductor layer. A gate insulating layer(180) is interposed between the semiconductor layer and the gate electrode. Source/drain electrodes(200a,200b) are electrically respectively connected to the source/drain area.
Abstract translation: 目的：提供一种薄层晶体管及其制造方法以及包含该薄膜晶体管的有机电子发光显示装置，以通过控制剩余金属的浓度来控制漏电流来改善薄层晶体管的电特性 催化剂在通道区域。 构成：在衬底上形成半导体层（175）。 半导体层包括第一金属催化剂结晶区域，包括第二金属催化剂结晶区域的源极/漏极区域和包括第二金属催化剂结晶区域的沟道区域。 栅电极（185）与半导体层的沟道区相对。 栅极绝缘层（180）插入在半导体层和栅电极之间。 源极/漏极电极（200a，200b）电连接到源极/漏极区域。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.018 seconds)
