-
公开(公告)号：KR1019930008310B1
公开(公告)日：1993-08-27
申请号：KR1019910001964
申请日：1991-02-05
Applicant: 삼성전자주식회사
IPC: G11C11/40
CPC classification number: G11C8/14
Abstract: The method is for memory array construction in high density memory device fabrication. When the number of strapping word lines between word line decoder and memory array increases, larger size of layout is needed and causes bad effects according to the word line extention. The method comprises: a word line driver unit divided at least 3 times and a word line from one word line driver connected the other line's neighbor line. As a practical example, a memory unit (100) which has four memory array block consists of a column decoder (300) and five allocated word line driver units and a row decoder (60). In this example, the word line driver units are divided by 5. As like it, minimum division number should be over 3.
Abstract translation: 该方法用于高密度存储器件制造中的存储器阵列构造。 当字线解码器和存储器阵列之间的捆扎字线数量增加时，需要更大的布局尺寸，并根据字线延伸产生不良影响。 该方法包括：至少划分3次的字线驱动器单元和连接另一行的相邻行的一个字线驱动器的字线。 作为实例，具有四个存储器阵列块的存储器单元（100）由列解码器（300）和五个分配的字线驱动器单元和行解码器（60）组成。 在这个例子中，字线驱动单位除以5，如最小分割数应该超过3。
-
公开(公告)号：KR1019930007130B1
公开(公告)日：1993-07-30
申请号：KR1019900013417
申请日：1990-08-29
Applicant: 삼성전자주식회사
IPC: G05F3/24
Abstract: The circuit for supplying the stable ref. voltage to a MOS semiconductor IC comprises a distribution voltage output unit (10) including a resistor (R1) and MOS diodes (MD1,MD2,MD3) to generate first and second distribution voltages, a difference amplifier (OP1) including MOS transistors (P1,M4,N1,N2,N3) and receiving the unit (10) output and a reference voltage, and a ref. voltage output unit (20) for controlling the output of the amplifier (OP1) by using the first distribution voltage to output a stable ref. voltage. The stable reference voltage output is obtained by using the MOS transistors of the unit (20) having the resistance increased according to the rising of the temperature.
Abstract translation: 供应稳定电路的电路 MOS半导体IC的电压包括：包括电阻器（R1）和MOS二极管（MD1，MD2，MD3）的分配电压输出单元（10），以产生第一和第二分配电压;差分放大器（OP1），包括MOS晶体管 ，M4，N1，N2，N3）和接收单元（10）的输出和参考电压。 电压输出单元（20），用于通过使用第一分配电压来输出稳定的参考值来控制放大器（OP1）的输出。 电压。 通过使用根据温度升高使电阻增加的单元（20）的MOS晶体管获得稳定的参考电压输出。
-
-
-
-
Patent Agency Ranking
-
-
公开(公告)号：KR1019930008314B1
公开(公告)日：1993-08-27
申请号：KR1019910002606
申请日：1991-02-19
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: The circuit for providing stable DRAM's bit line pre-charge voltage and cell-plate voltage against temperature and process transition comprises: a bias circuit (33) composed of the resistors (21)(22), differential amplifiers (24)(25), and PMOS and NMOS driving transistors (26)(27). The resistors provides a reference voltage of the reference node (23) as 1/2 Vcc. The reference node (23) is connected with the non inverting input of the differential amp. The driving PMOS/NMOS transistors (26)(27) is connected with power supply source in serial and the sources become output node (28) in common.
Abstract translation: 用于提供稳定的DRAM的位线预充电电压和针对温度和过程转换的电池板电压的电路包括：由电阻器（21）（22），差分放大器（24）（25），...组成的偏置电路（33） 和PMOS和NMOS驱动晶体管（26）（27）。 电阻器将参考节点（23）的参考电压提供为1/2 Vcc。 参考节点（23）与差分放大器的非反相输入端相连。 驱动PMOS / NMOS晶体管（26）（27）串联连接电源，源极共同成为输出节点（28）。
-
-
公开(公告)号：KR1019930008854A
公开(公告)日：1993-05-22
申请号：KR1019910018178
申请日：1991-10-16
Applicant: 삼성전자주식회사
IPC: G11C11/407
Abstract: 본 발명은 반도체 메모리 장치의 내부 전압공급장치에 있어서, 메모리셀의 특성검사를 위해 외부 전원전압단에 스트레스전압을 인가할 때 주변회로측에는 영향이 가지 않도록 하기 위한 것이다. 이를 위하여 본 발명은 주변회로와 메모리셀 어레이를 가지는 반도체 메모리 장치의 내부 전압공급장치에 있어서, 외부에서 공급되는 전원전압을 소정레벨의 제1전압으로 변환하는 제1기준전압발생단과, 상기 제1전압과 소정레벨의 제2전압을 비교하여 상기 제2전압의 레벨을 결정하는 제2기준전압발생수단과, 상기 제1전압과 소정레벨의 제3전압을 비교하여 상기 제3전압의 레벨을 결정하는 제2기준전압발생수단과, 상기 제1전압과 소정레벨의 제3전압을 비교하여 상기 제3전압의 레벨을 결정하는 제3기준전압발생수단과, 상기 제2전압의 레벨과 상기 주변회로에 사용되는 전워전압의 레벨과 상기 메모리셀 어레이에 사용되는 전원전압의 레벨을 비교하여 상기 메모리셀 어레이에 사용되는 전원 전압의 레벨을 결정하는 어레이 전원구동 회로를 구비함 을 특징으로 하는 내부 전압공급장치를 제공한다.
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.019 seconds)
