公开(公告)号：KR102230198B1

公开(公告)日：2021-03-19

申请号：KR1020140127189A

申请日：2014-09-23

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  김철성 ,  배덕한 ,  구본영

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7809 ,  H01L29/41783 ,  H01L21/823821 ,  H01L21/823871 ,  H01L27/0924 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/7831 ,  H01L29/7848 ,  H01L29/785 ,  H01L21/823814 ,  H01L29/165

Abstract: 반도체 장치는. NMOS 영역 및 PMOS 영역을 포함하며, 돌출 패턴을 구비하는 기판; 상기 기판의 상기 NMOS 영역 및 상기 PMOS 영역 상에 각각 형성되고, 상기 돌출 패턴과 교차하며 상기 기판의 상면에 평행한 제1 방향을 따라 연장하는 제1 및 제2 게이트 구조물들; 상기 제1 및 제2 게이트 구조물들의 양측 상에 각각 형성되는 제1 및 제2 소스/드레인 영역들; 및 상기 제1 및 제2 소스/드레인 영역들 상부에 각각 형성되는 제1 및 제2 콘택 플러그들;을 포함하고, 상기 제1 콘택 플러그의 바닥면이 상기 제2 콘택 플러그의 바닥면보다 낮거나 실질적으로 동일한 레벨 상에 위치한다.

公开(公告)号：KR1020160094239A

公开(公告)日：2016-08-09

申请号：KR1020150029837

申请日：2015-03-03

Applicant: 삼성전자주식회사

Inventor： 배덕한 ,  김동권 ,  김종혁 ,  박윤문

IPC: H01L29/66 ,  H01L29/78

CPC classification number: H01L27/0207 ,  H01L27/0886 ,  H01L29/66545 ,  H01L29/6681 ,  H01L29/7831

Abstract: 안정적인더미패턴을포함하는반도체장치및 그제조방법을제공하는것이다. 상기반도체장치는제1 폭을갖는제1 더미게이트; 상기제1 더미게이트와길이방향으로인접하고, 제2 폭을갖는제2 더미게이트; 및상기제1 더미게이트와상기제2 더미게이트를연결하는적어도하나의브리지를포함하고, 상기제1 폭과상기제2 폭은공정최소선폭보다좁다.

Abstract translation: 提供一种包括稳定虚拟图案的半导体器件及其制造方法。 半导体器件包括：具有第一宽度的第一伪栅极; 第二伪栅极，其具有在纵向方向上与第一伪栅极相邻的第二宽度; 以及连接第一和第二伪栅极的至少一个桥，其中第一宽度和第二宽度的宽度比最小处理线的宽度窄。

公开(公告)号：KR102262024B1

公开(公告)日：2021-06-09

申请号：KR1020170042972

申请日：2017-04-03

Applicant: 삼성전자주식회사

Inventor： 유종호 ,  배덕한 ,  김상영

IPC: H01L29/417 ,  H01L21/768 ,  H01L29/78

公开(公告)号：KR1020160122908A

公开(公告)日：2016-10-25

申请号：KR1020150052551

申请日：2015-04-14

Applicant: 삼성전자주식회사

Inventor： 박수혜 ,  김윤해 ,  배덕한 ,  장재란 ,  전휘찬

IPC: H01L29/423 ,  H01L29/66

CPC classification number: H01L27/088 ,  H01L21/823475 ,  H01L23/485 ,  H01L27/0207 ,  H01L27/092

Abstract: 본발명은전계효과트랜지스터를포함하는반도체소자에관한것으로, 보다구체적으로그의상부에활성패턴들을포함하는기판; 상기활성패턴들을가로지르며상기기판의상면에평행한제1 방향으로연장되는게이트전극들; 상기게이트전극들사이의상기활성패턴들의상부들에각각형성된소스/드레인영역들; 상기게이트전극들사이에서상기소스/드레인영역들과각각전기적으로연결되는제1 콘택들및 제2 콘택들을포함할수 있다. 이때, 각각의상기제1 콘택들의콘택중심선은, 상기각각의제1 콘택들과대응하는게이트중심선과제1 거리만큼이격되고, 각각의상기제2 콘택들의콘택중심선은, 상기각각의제2 콘택들과대응하는게이트중심선과제2 거리만큼이격되며, 상기제1 거리와상기제2 거리는서로다를수 있다.

Abstract translation: 包括场效应晶体管的半导体器件技术领域本发明涉及一种包括场效应晶体管的半导体器件，并且更具体地，涉及一种包括衬底的半导体器件， 栅电极，在第一方向上延伸穿过有源图案并平行于衬底的上表面; 各自形成在栅电极之间的有源图案的顶部上的源极/漏极区; 并且第一和第二触点分别电连接到栅电极之间的源/漏区。 此时，每一个所述第一接触的接触中心线间隔开的由与相应的第一接触，每个所述每个第二触头的第二接触的接触中心线对应栅极中心线任务1的距离 第一距离和第二距离可以彼此不同。

公开(公告)号：KR1020160035504A

公开(公告)日：2016-03-31

申请号：KR1020140127189

申请日：2014-09-23

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  김철성 ,  배덕한 ,  구본영

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/41783 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823871 ,  H01L27/0924 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/7809 ,  H01L29/7831

Abstract: 반도체장치는. NMOS 영역및 PMOS 영역을포함하며, 돌출패턴을구비하는기판; 상기기판의상기 NMOS 영역및 상기 PMOS 영역상에각각형성되고, 상기돌출패턴과교차하며상기기판의상면에평행한제1 방향을따라연장하는제1 및제2 게이트구조물들; 상기제1 및제2 게이트구조물들의양측상에각각형성되는제1 및제2 소스/드레인영역들; 및상기제1 및제2 소스/드레인영역들상부에각각형성되는제1 및제2 콘택플러그들;을포함하고, 상기제1 콘택플러그의바닥면이상기제2 콘택플러그의바닥면보다낮거나실질적으로동일한레벨상에위치한다.

Abstract translation: 具有降低电阻的源极/漏极区域的半导体器件包括：包括NMOS区域和PMOS区域并包括突起图案的衬底; 分别形成在NMOS区域和PMOS区域上的第一和第二栅极结构与突起图案相交，并且在与基板的上表面平行的第一方向上延伸; 分别形成在第一和第二栅极结构的两侧上的第一和第二源极/漏极区域; 形成在第一和第二源极/漏极区域的上部的第一和第二接触插塞。 第一接触插塞的底面低于第二接触插塞的底面，或者位于实际上相同的水平。

公开(公告)号：KR1020160009754A

公开(公告)日：2016-01-27

申请号：KR1020140089747

申请日：2014-07-16

Applicant: 삼성전자주식회사

Inventor： 전휘찬 ,  배덕한 ,  송현승 ,  하승석

IPC: H01L21/335 ,  H01L21/027 ,  H01L21/28

CPC classification number: H01L29/66795 ,  H01L21/31144 ,  H01L21/76897 ,  H01L29/66545 ,  H01L29/6656

Abstract: 본발명은전기적특성이보다향상된전계효과트랜지스터를포함하는반도체장치의제조방법에관한것으로, 게이트부상의금속하드마스크부를이용하여자기정렬콘택플러그들을효과적으로형성할수 있다. 나아가, 상기금속하드마스크부를통하여자기정렬콘택플러그들의형성을위한포토레지스트마스크의공정마진을확보할수 있다.

Abstract translation: 本发明涉及包括具有改善的电特性的场效应晶体管的半导体器件的制造方法。 根据本发明，通过在栅极部分上使用金属硬掩模部分来有效地形成自对准接触插塞。 此外，通过金属硬掩模部分获得用于形成自对准接触插塞的光致抗蚀剂掩模的工艺余量。

公开(公告)号：KR102230198B1

公开(公告)日：2021-03-19

申请号：KR1020140127189

申请日：2014-09-23

Applicant: 삼성전자주식회사

Inventor： 김진범 ,  김철성 ,  배덕한 ,  구본영

IPC: H01L29/78 ,  H01L21/336

Abstract: 반도체장치는. NMOS 영역및 PMOS 영역을포함하며, 돌출패턴을구비하는기판; 상기기판의상기 NMOS 영역및 상기 PMOS 영역상에각각형성되고, 상기돌출패턴과교차하며상기기판의상면에평행한제1 방향을따라연장하는제1 및제2 게이트구조물들; 상기제1 및제2 게이트구조물들의양측상에각각형성되는제1 및제2 소스/드레인영역들; 및상기제1 및제2 소스/드레인영역들상부에각각형성되는제1 및제2 콘택플러그들;을포함하고, 상기제1 콘택플러그의바닥면이상기제2 콘택플러그의바닥면보다낮거나실질적으로동일한레벨상에위치한다.

公开(公告)号：KR1020160136579A

公开(公告)日：2016-11-30

申请号：KR1020150070243

申请日：2015-05-20

Applicant: 삼성전자주식회사

Inventor： 배덕한 ,  김경수 ,  김철성 ,  신우철 ,  전휘찬

IPC: H01L29/66

CPC classification number: H01L29/665 ,  H01L21/28518 ,  H01L21/76804 ,  H01L21/76805 ,  H01L21/76831 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76865 ,  H01L21/823418 ,  H01L21/823437 ,  H01L23/485 ,  H01L29/41766 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66636 ,  H01L29/7848

Abstract: 반도체장치제조방법이제공된다. 반도체장치제조방법은게이트전극과, 게이트전극의양측에소오스/드레인을형성하고, 게이트전극및 소오스/드레인을덮는층간절연막을형성하고, 층간절연막내에, 소오스/드레인을노출시키는컨택홀을형성하고, 컨택홀의바닥면에, 실리사이드층을형성하고, 컨택홀의측벽및 상기실리사이드층상에, 스페이서를형성하는것을포함한다.

Abstract translation: 提供一种制造半导体器件的方法。 该方法包括形成设置在栅电极的相对侧的栅极和源极或漏极，形成覆盖栅电极和源极或漏极的层间绝缘层，形成暴露层间绝缘层中的源极或漏极的接触孔 在接触孔的底表面上形成硅化物层，并在接触孔的侧壁和硅化物层的上表面上形成间隔物。

公开(公告)号：KR1020160063212A

公开(公告)日：2016-06-03

申请号：KR1020150016618

申请日：2015-02-03

Applicant: 삼성전자주식회사

Inventor： 김종혁 ,  서강일 ,  강현재 ,  배덕한

IPC: H01L21/033 ,  G03F7/20

CPC classification number: H01L29/66795 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/31144 ,  H01L21/32139 ,  G03F7/2063

Abstract: 반도체소자제조방법의제공된다. 상기반도체소자제조방법은, 기판상에제1 방향으로평행하게연장되는대상패턴를형성하고, 상기제1 방향으로연장되고상기대상패턴중 일부대상패턴을노출시키는제1 개구부를포함하는제1 마스크패턴를형성하고, 상기제1 방향과교차하는제2 방향으로연장되고상기제1 개구부와오버랩되는제2 개구부를포함하는제2 마스크패턴를형성하고, 상기제1 마스크패턴과상기제2 마스크패턴을베리어로상기대상패턴중 상기제1 개구부와상기제2 개구부가오버랩되는영역을식각하는것을포함한다.

Abstract translation: 提供一种制造半导体器件的方法。 在基板上形成多个目标图案。 多个目标图案在第一方向上彼此平行地延伸。 形成沿第一方向延伸且包括第一开口的第一掩模图案。 第一个开放暴露了至少一些目标模式。 形成了沿与第一方向交叉的第二方向延伸并且包括第二开口的第二掩模图案。 第二个开口与第一个开口重叠。 通过使用第一掩模图案和第二掩模图案作为屏障来蚀刻第一开口和第二开口彼此重叠的区域。

公开(公告)号：KR1020160020870A

公开(公告)日：2016-02-24

申请号：KR1020140106164

申请日：2014-08-14

Applicant: 삼성전자주식회사

Inventor： 신헌종 ,  배덕한 ,  원대희 ,  전휘찬

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/0886 ,  H01L21/76804 ,  H01L21/76883 ,  H01L21/76895 ,  H01L21/823475 ,  H01L23/485 ,  H01L27/088 ,  H01L29/165 ,  H01L29/41791 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/78 ,  H01L29/7848 ,  H01L2924/0002 ,  H01L29/785 ,  H01L2924/00

Abstract: 반도체장치및 그제조방법이제공된다. 상기반도체장치는, 기판상에형성되고, 게이트전극및 소오스/드레인을포함하는트랜지스터, 상기트랜지스터를덮는층간절연막, 상기층간절연막내에형성되고, 상기트랜지스터를노출시키는제1 컨택홀, 상기제1 컨택홀내면에컨포멀하게형성되는제1 베리어메탈, 상기제1 베리어메탈상에형성되고, 상기제1 컨택홀을매립하는제1 도전층, 상기층간절연막내에서상기제1 도전층상에형성되고, 상기제1 컨택홀보다큰 너비를갖는제2 컨택홀, 상기제2 컨택홀내면에컨포멀하게형성되는제2 베리어메탈, 및상기제2 베리어메탈상에형성되고, 상기제2 컨택홀을매립하는제2 도전층을포함하되, 상기제2 베리어메탈은상기제1 도전층및 상기제2 도전층사이에형성된다.

Abstract translation: 提供一种具有改进的操作特性的半导体器件和制造半导体器件的方法。 半导体器件包括：形成在衬底上并包括栅电极和源极/漏极的晶体管; 覆盖晶体管的层绝缘膜; 第一接触孔，形成在所述层间绝缘膜内部并暴露所述晶体管; 顺应地形成在所述第一接触孔的内表面中的第一阻挡金属; 形成在所述第一阻挡金属上并掩埋所述第一接触孔的第一导电层; 第二接触孔，形成在所述层绝缘膜的所述第一导电层的上方，并且具有比所述第一接触孔更大的宽度; 在所述第二接触孔的内表面中顺应地形成的第二阻挡金属; 以及形成在所述第二阻挡金属上并埋入所述第二接触孔的第二导电层，其中所述第二阻挡金属形成在所述第一导电层和所述第二导电层之间。