公开(公告)号：KR1020060119807A

公开(公告)日：2006-11-24

申请号：KR1020060044335

申请日：2006-05-17

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 하치고아키히로 ,  니시우라다카유키

IPC: H01L21/304

CPC classification number: H01L21/02052

Abstract: A nitride based compound semiconductor, a cleaning method and a manufacturing method of the same, and a substrate are provided to prevent attachment of impurities or particles on a surface thereof by improving a cleaning method. A method for cleaning a nitride-based compound semiconductor includes a process for preparing a nitride-based compound semiconductor(S10). The method further includes a process for cleaning the nitride-based compound semiconductor by using a cleaning liquid having a pH of 7.1 and more(S20). The method further includes a postprocess(S30). The cleaning liquid includes at least one selected from a group comprising alkaline solution, organic alkaline solvent, and electrolyzed ion water.

Abstract translation: 提供了一种氮化物基化合物半导体，其清洁方法及其制造方法以及基板，以通过改进清洁方法来防止杂质或颗粒在其表面上的附着。 用于清洗氮化物系化合物半导体的方法包括制备氮化物系化合物半导体的工序（S10）。 该方法还包括通过使用pH为7.1以上的清洗液来清洗氮化物系化合物半导体的工序（S20）。 该方法还包括后处理（S30）。 清洗液包括选自碱溶液，有机碱性溶剂和电解离子水中的至少一种。

公开(公告)号：KR1020100019965A

公开(公告)日：2010-02-19

申请号：KR1020090072400

申请日：2009-08-06

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 하치고아키히로

IPC: H01L33/02

CPC classification number: H01L21/187

Abstract: PURPOSE: A method for manufacturing group III nitride semiconductor layer-bonded substrate is provided to maintain the morphology of a major surface of a group III nitride semiconductor layer by performing an annealing process at a temperature of 950°C or greater. CONSTITUTION: At least one ion of hydrogen and helium is inserted into the region of the predetermined depth from one side major surface of the III family nitride semiconductor substrate(20). A biconstituent substrate(10) is welded on the major surface of the III family nitride semiconductor substrate. The group III nitride semiconductor layer-bonded substrate is separated from a region(20i) in which the ion is injected. The group III nitride semiconductor layer bonded substrate(1) is obtained through a separation process.

Abstract translation: 目的：提供一种用于制造III族氮化物半导体层键合衬底的方法，以通过在950℃或更高的温度下进行退火处理来保持III族氮化物半导体层的主表面的形态。 构成：将氢和氦的至少一个离子从III族氮化物半导体衬底（20）的一个侧表面插入到预定深度的区域中。 双组分基底（10）焊接在III族氮化物半导体衬底的主表面上。 将III族氮化物半导体层键合衬底从其中注入离子的区域（20i）分离。 通过分离工艺获得III族氮化物半导体层键合衬底（1）。

公开(公告)号：KR1020090066300A

公开(公告)日：2009-06-23

申请号：KR1020097007743

申请日：2007-10-09

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 이시바시게이지 ,  하치고아키히로 ,  이리쿠라마사토 ,  나카하타세이지

IPC: H01L21/205 ,  H01L21/304 ,  C30B29/38 ,  H01L33/00

CPC classification number: C30B29/403 ,  C30B29/406 ,  C30B33/00 ,  H01L21/02024 ,  H01L33/16 ,  H01L33/32

Abstract: A Group III element nitride substrate on which an epitaxial layer of good quality can be grown; and a process for producing the substrate. The Group III element nitride substrate may be a GaN substrate (1) which satisfies any of the following requirements. It has a surface (3) in which the number of atoms constituting any acid substance(s) is 2X1014 or smaller per cm2 and the number of silicon atoms is 3X1013 or smaller per cm2. It has a surface (3) in which the number of silicon atoms is 3X1013 or smaller per cm2 and which has a haze level of 5 ppm or less. It has a surface (3) in which the number of atoms constituting any acid substance(s) is 2X1014 or smaller per cm2 and which has a haze level of 5 ppm or less.

Abstract translation: 可以生长质量好的外延层的III族元素氮化物衬底; 以及基板的制造方法。 III族元素氮化物衬底可以是满足以下任何一个要求的GaN衬底（1）。 其表面（3）其中构成任何酸性物质的原子数为每平方厘米2×10 14或更小，硅原子数为3×10 13或更小每平方厘米。 其表面（3）的硅原子数为3×10 13以下/ cm 2，雾度为5ppm以下。 其表面（3）其中构成任何酸性物质的原子数目为每平方厘米2×1014或更小，并且雾度水平为5ppm以下。

公开(公告)号：KR1020120114403A

公开(公告)日：2012-10-16

申请号：KR1020127023480

申请日：2012-01-19

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 교노다카시 ,  이시하라구니아키 ,  하치고아키히로 ,  요시다다카히사 ,  우에노마사키 ,  기야마마코토

IPC: H01L33/32

CPC classification number: H01L33/007 ,  H01L33/0079 ,  H01L33/025

Abstract: 본 반도체 디바이스(5)는 지지 기판(60)과, 지지 기판(60) 상에 배치된 도전층(50)과, 도전층(50) 상에 배치된 적어도 1층의 III족 질화물 반도체층(200)을 포함하고, III족 질화물 반도체층(200) 중 도전층(50)에 인접하는 도전층 인접 III족 질화물 반도체층(200c)은 n형 도전성을 가지며, 전위 밀도가 1×10
7 ㎝
-2 이하이고, 산소 농도가 5×10
18 ㎝
-3 이하이다. 이에 따라, 결정성이 높은 반도체층을 갖는 n-down형의 반도체 디바이스가 제공된다.

公开(公告)号：KR1020060129956A

公开(公告)日：2006-12-18

申请号：KR1020060052051

申请日：2006-06-09

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 하치고아키히로 ,  니시우라다카유키 ,  이시바시게이지

IPC: H01L21/66

CPC classification number: G01N21/211

Abstract: A damage evaluation method of a compound semiconductor member, a production method of a compound semiconductor member, a gallium nitride compound semiconductor member, and a gallium nitride compound semiconductor membrane are provided to evaluate accurately damage on a surface of the compound semiconductor member by using a spectrum method. A measurement process is executed to perform a spectroscopic ellipsometry measurement on a surface of a compound semiconductor member(S1). An evaluation process is performed to evaluate damage on the surface of the compound semiconductor member by using a spectrum in a wavelength band containing a wavelength corresponding to a band gap of the compound semiconductor member in a spectrum of an optical constant obtained by the spectroscopic ellipsometry measurement(S2).

Abstract translation: 提供化合物半导体部件的损伤评价方法，化合物半导体部件的制造方法，氮化镓系化合物半导体部件和氮化镓系化合物半导体膜，以通过使用化合物半导体部件的表面来精确地评价化合物半导体部件的表面的损伤 光谱法。 执行测量处理以在化合物半导体部件的表面上执行光谱椭偏仪测量（S1）。 进行评价处理，以通过在通过光谱椭圆偏振测量获得的光学常数的光谱中使用包含对应于化合物半导体部件的带隙的波长的波长带中的光谱来评估化合物半导体部件的表面的损伤 （S2）。

公开(公告)号：KR1020130141465A

公开(公告)日：2013-12-26

申请号：KR1020137007075

申请日：2012-02-13

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 사토잇세이 ,  요시다히로아키 ,  야마모토요시유키 ,  하치고아키히로 ,  마츠바라히데키

IPC: H01L21/20

CPC classification number: H01L29/2003 ,  H01L21/02104 ,  H01L21/76254

Abstract: 본 보호막 부착 복합 기판(2Q)은, 지지 기판(10)과, 지지 기판(10) 상에 배치된 산화물막(20)과, 산화물막(20) 상에 배치된 반도체층(30a)과, 산화물막(20) 중 지지 기판(10) 및 반도체층(30a) 중 어느 것으로도 덮여 있지 않은 부분(20s, 20t)을 덮음으로써 산화물막(20)을 보호하는 보호막(40)을 포함한다. 본 반도체 디바이스의 제조 방법은, 보호막 부착 복합 기판(2Q)을 준비하는 공정과, 보호막 부착 복합 기판(2Q)의 반도체층(30a) 상에, 반도체 디바이스로서의 기능을 발현시키는 적어도 1층의 기능 반도체층을 에피택셜 성장시키는 공정을 포함한다. 이에 따라, 고품질의 기능 반도체층을 에피택셜 성장시킬 수 있는 유효 영역이 큰 보호막 부착 복합 기판, 및 이러한 보호막 부착 복합 기판을 이용한 반도체 디바이스의 제조 방법을 제공한다.

公开(公告)号：KR1020130129817A

公开(公告)日：2013-11-29

申请号：KR1020127027472

申请日：2011-11-07

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 사토잇세이 ,  요시다히로아키 ,  야마모토요시유키 ,  하치고아키히로 ,  마츠바라히데키

IPC: H01L21/20 ,  C30B29/38

CPC classification number: H01L21/76254 ,  H01L21/0242 ,  H01L21/02488 ,  H01L21/0254

Abstract: 본 III족 질화물 복합 기판(1)은, 지지 기판(10)과, 지지 기판(10) 상에 형성되어 있는 산화물막(20)과, 산화물막(20) 상에 형성되어 있는 III족 질화물층(30a)을 포함한다. 여기서, 산화물막(20)은, TiO
2 막 및 SrTiO
3 막으로 이루어진 군으로부터 선택되는 어느 하나의 막으로 할 수 있고, 불순물을 첨가할 수 있다. 이에 따라, 지지 기판과 III족 질화물층과의 접합 강도가 높은 III족 질화물 복합 기판이 제공된다.

公开(公告)号：KR1020060127752A

公开(公告)日：2006-12-13

申请号：KR1020060049078

申请日：2006-05-30

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 하치고아키히로 ,  니시우라타카유키

IPC: H01S5/343

CPC classification number: G01N21/9501 ,  G01N21/6489

Abstract: A damage evaluation method of a compound semiconductor member, a production method thereof, a gallium nitride compound semiconductor member, and a gallium nitride compound semiconductor membrane are provided to evaluate a degree of damage on a surface of the compound semiconductor member in detail by improving the evaluation method. A photoluminescence measurement process measures photoluminescence on a surface of a compound semiconductor member(S1). An evaluation process is performed to evaluate damage on the surface of the compound semiconductor member by using a half width of a peak at a wavelength corresponding to a band gap of the compound semiconductor member in an emission spectrum(S2). The emission spectrum is obtained by the photoluminescence measurement process.

Abstract translation: 提供化合物半导体部件的损伤评价方法，其制造方法，氮化镓系化合物半导体部件和氮化镓系化合物半导体膜，以通过改善化合物半导体部件的表面的损伤程度 评估方法。 光致发光测定工序测定化合物半导体部件的表面上的光致发光（S1）。 通过在发光光谱中使用与化合物半导体部件的带隙对应的波长的峰值的半值宽度来进行评价处理来评价化合物半导体部件的表面的损伤（S2）。 通过光致发光测定法得到发光光谱。

公开(公告)号：KR101308328B1

公开(公告)日：2013-09-17

申请号：KR1020097007743

申请日：2007-10-09

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 이시바시게이지 ,  하치고아키히로 ,  이리쿠라마사토 ,  나카하타세이지

IPC: H01L21/205 ,  H01L21/304 ,  C30B29/38 ,  H01L33/00

CPC classification number: C30B29/403 ,  C30B29/406 ,  C30B33/00 ,  H01L21/02024 ,  H01L33/16 ,  H01L33/32

Abstract: 본 발명에 따르면 양호한 품질의 에피택셜 성장층을 형성하는 것이 가능한 III족 질화물 기판 및 그 제조 방법을 얻을 수 있다. III족 질화물 기판으로서의 GaN 기판(1)은 이하 중 어느 하나의 것이다. 표면(3)의 1 ㎠당 산성 물질의 원자의 갯수가 2×10
14 이하이며, 상기 표면(3)의 1 ㎠당 실리콘 원자의 갯수가 3×10
13 이하이다. 표면(3)의 1 ㎠당 실리콘 원자의 갯수가 3×10
13 이하이며, 상기 표면(3)의 헤이즈 레벨(haze level)은 5 ppm 이하이다. 표면(3)의 1 ㎠당 산성 물질의 원자의 갯수가 2×10
14 이하이며, 상기 표면(3)의 헤이즈 레벨은 5 ppm 이하이다.

公开(公告)号：KR1020090004462A

公开(公告)日：2009-01-12

申请号：KR1020080041801

申请日：2008-05-06

Applicant: 스미토모덴키고교가부시키가이샤

Inventor： 하치고아키히로

IPC: H01L33/02 ,  H01L33/12

CPC classification number: H01L21/2007 ,  H01L21/76254 ,  H01L33/007 ,  H01L33/0079 ,  H01L2924/0002 ,  H01L2924/00

Abstract: An III-Vgroup nitride semiconductor layer bonded substrate and a semiconductor device are provided to fabricate the high performance semiconductor device by considering the thermal expansion coefficient difference between the III-V group nitride semiconductor layer and the underlying substrate. An III-V group nitride semiconductor layer bonded substrate(1) is comprised of an III-V group nitride semiconductor layer(20) and an underlying substrate(10) welded into the III-V group nitride semiconductor layer. The difference alphaL-alphaS of the coefficient of thermal expansion(alphaS) of the underlying substrate and the coefficient of thermal expansion(alphaL) of the III-V group nitride semiconductor layer are 4.5x10^-6xK^-1 or less. A thermal conductivity(lambdaS) of the III-V group nitride semiconductor layer bonded substrate is 50 W.m^-1xK^-1 or greater. The III-V group nitride semiconductor layer can be the GaN layer.

Abstract translation: 提供III-V族氮化物半导体层接合衬底和半导体器件，以通过考虑III-V族氮化物半导体层和下层衬底之间的热膨胀系数差来制造高性能半导体器件。 III-V族氮化物半导体层键合衬底（1）由III-V族氮化物半导体层（20）和焊接在III-V族氮化物半导体层中的下层衬底（10）组成。 下面的衬底的热膨胀系数（αS）和III-V族氮化物半导体层的热膨胀系数（αL）的差异αL-αS为4.5×10 -6 -6 K K -1或更小。 III-V族氮化物半导体层键合衬底的热导率（λS）为50W·m -1 -1×K -1 -1或更大。 III-V族氮化物半导体层可以是GaN层。