-
公开(公告)号：KR102226020B1
公开(公告)日：2021-03-12
申请号：KR1020150029815A
申请日：2015-03-03
Applicant: 한국전자통신연구원
IPC: H01P3/08
Abstract: 본 발명은 전송 라인에 관한 것이다. 본 발명의 전송 라인은, 제1 부분에서 제1 폭을 갖고 제2 부분에서 제1 폭보다 작은 제2 폭을 갖는 제1 도전 라인, 제1 부분과 평행한 제3 부분에서 제1 폭을 갖고 제2 부분과 평행한 제4 부분에서 제2 폭을 갖는 제2 도전 라인, 그리고 제1 도전 라인의 제1 부분의 하부 및 제2 도전 라인의 제3 부분의 하부를 제외한 영역에 배치되며, 제1 및 제2 도전 라인들의 하부에서 제1 및 제2 도전 라인들과 평행하게 이격되어 배치되는 도전 플레이트로 구성된다.
-
公开(公告)号：KR1020150032145A
公开(公告)日：2015-03-25
申请号：KR1020140002919
申请日：2014-01-09
Applicant: 한국전자통신연구원
CPC classification number: G02B6/2804 , G02B6/12011 , G02B6/12014 , G02B6/12016
Abstract: 본 발명은 광 커플러 및 그를 구비한 배열 도파로 격자를 개시한다. 그의 커플러는, 하부 클래드 층과, 상기 하부 클래드의 일측 상에 배치된 슬랩 도파로 영역과, 상기 하부 클래드의 타측 상에 배치된 리지 도파로 영역을 포함하는 코어와, 상기 코어 상에 배치된 상부 클래드를 포함한다. 상기 리지 도파로 영역은, 상기 슬랩 도파로 영역으로부터 제공되는 광 신호를 집중하여 상기 광 신호의 산란을 방지하는 자발 초점 영역을 포함할 수 있다.
Abstract translation: 公开了一种光耦合器和具有该光耦合器的阵列波导光栅。 耦合器包括：下包层; 芯包括布置在下包层的一侧上的拍波导区域和布置在下包层的另一侧的脊波导区域; 以及布置在所述芯上的上包层，其中所述脊波导区域包括自发聚焦区域，以通过聚焦从所述拍打波导区域提供的光信号来防止光信号的分散，从而最小化光耦合损耗。
-
公开(公告)号：KR1020160107401A
公开(公告)日：2016-09-19
申请号：KR1020150029818
申请日：2015-03-03
Applicant: 한국전자통신연구원
CPC classification number: G02B6/423 , G02B6/3644 , G02B6/4239 , G02B6/4249 , G02B7/004 , G02B6/4233
Abstract: 본발명의실시예들에따른광 결합장치는제1 블록부및 상기제1 블록부의일 측면에접하는제2 블록부를포함하는광 섬유블록; 상기광 섬유블록을관통하며, 상기광 섬유블록의하면에서일 끝면(an end surface thereof)이노출되는광 섬유; 상기광 섬유블록하에배치되며, 상면에상기광 섬유의상기일 끝면과대응되도록배치된광 입출력소자를갖는반도체칩; 및상기반도체칩 상에배치되며, 리세스영역을갖는평탄화층을포함하되, 상기반도체칩의하면을기준으로상기제1 블록부의하면은상기제2 블록부의하면보다높은레벨을가지며, 상기제2 블록부의상기하면은상기리세스영역의바닥면과접하며, 상기광 섬유는상기광 입출력소자와광 결합될수 있다.
Abstract translation: 根据本发明的实施例，光耦合装置包括：光纤块，包括与第一块单元的一侧接触的第一块单元和第二块单元; 光纤穿透光纤块，其端面暴露在光纤块的下表面上; 半导体芯片，其布置在所述光纤块的下方，并具有布置成对应于所述光纤的端面的光学输入/输出元件; 以及布置在半导体芯片上并具有凹陷区域的平坦化层。 基于半导体芯片的下表面，第一块单元的下表面具有比第二块单元的下表面更高的电平。 第二块单元的下表面与凹部的底面接触。 光纤可以光耦合到光输入/输出元件。
-
公开(公告)号：KR1020160092565A
公开(公告)日：2016-08-05
申请号：KR1020150012809
申请日：2015-01-27
Applicant: 한국전자통신연구원
CPC classification number: G02B6/12016 , G02B6/1228 , G02B6/14 , G02B6/12019
Abstract: 본발명은평탄한모드발생장치를제공한다. 평탄한모드발생장치는입력도파로, 상기입력도파로와연결되는이중테이퍼구조및 상기이중테이퍼구조와연결되는입력스타커플러를포함하고, 상기이중테이퍼구조는상기입력도파로및 상기입력스타커플러와동일한제 1 높이를갖는제 1 부분및 평면적으로보아, 상기제 1 부분내에형성되며, 상기제 1 높이보다낮은제 2 높이를갖고상기입력스타커플러에서상기입력도파로를향하는방향으로테이퍼진제 2 부분을포함한다.
Abstract translation: 本发明提供能够输出平顶模式的平板模式控制器。 平面模式控制器包括输入波导，连接到输入波导的双锥形结构和连接到双锥形结构的输入星形耦合器。 双锥形结构包括第一部分，其具有与输入波导和输入星形耦合器的高度相同的第一高度，并且从平面看，形成在第一部分中的第二部分具有低于 第一高度，并从输入星形耦合器到输入波导变细。
-
公开(公告)号：KR1020160089927A
公开(公告)日：2016-07-29
申请号：KR1020150009304
申请日：2015-01-20
Applicant: 한국전자통신연구원
CPC classification number: H01L31/022416 , H01L31/03529 , H01L31/1075 , H01L31/1808 , Y02E10/50 , Y02P70/521 , H01L31/02027 , H01L31/18
Abstract: 본발명은광수신소자에관한것이다. 본발명의실시예에따르면, 기판, 상기기판의상부의제1 도핑영역, 상기기판내에제공되고, 상기제1 도핑영역을둘러싸고상기제1 도핑영역의측면과옆으로이격된링 구조의제2 도핑영역, 상기제1 도핑영역상의광 흡수층, 상기광 흡수층상의컨택층, 상기컨택층상의제1 전극, 및상기제2 도핑영역상의제2 전극을포함하는광 수신소자가제공될수 있다.
Abstract translation: 本发明涉及一种光接收装置。 根据本发明的实施例，提供了一种光接收装置，其包括：基板; 在所述基板的上部的第一掺杂区域; 设置在所述衬底中的环结构的第二掺杂区域，被配置为围绕所述第一掺杂区域并且与所述第一掺杂区域的侧表面横向分离; 在第一掺杂区域上的光吸收层; 光吸收层上的接触层; 接触层上的第一电极; 和第二掺杂区上的第二电极。
-
Patent Agency Ranking
公开(公告)号：KR102199978B1
公开(公告)日：2021-01-12
申请号：KR1020140183224
申请日：2014-12-18
Applicant: 한국전자통신연구원
IPC: H04B10/43
Abstract: 본발명은광 송수신모듈을제공한다. 광송수신모듈은다층의유전체층들및 다층의금속층들이교대로적층된인쇄회로기판, 상기인쇄회로기판상에배치되어광 신호를전기신호로변환하는광 검출기, 상기인쇄회로기판의상의일측에배치되고전기신호를전달하는제 1 전송선로를포함하는보정부, 상기광 검출기에전원을공급하는전원공급선및 상기제 1 전송선로와연결되어외부에상기전기신호를전달하는제 1 고주파커넥터를포함하고, 상기인쇄회로기판은상기다층의유전체층들및 상기다층의금속층들을전기적으로연결하는복수개의비아들을포함하고, 상기보정부는상기인쇄회로기판상에서돌출되어상기광 검출기와의높이차를보정한다.
-
-
公开(公告)号：KR1020170120752A
公开(公告)日：2017-11-01
申请号：KR1020160048965
申请日：2016-04-21
Applicant: 한국전자통신연구원
IPC: H01L23/34 , H01L23/36 , H01L23/373 , H01L25/00 , H01L23/367 , H01L23/498 , H01L25/065
CPC classification number: H01L24/32 , H01L24/83 , H01L25/0657 , H01L2224/32111 , H01L2224/83191 , H01L2225/0651 , H01L2225/06517
Abstract: 본발명은반도체소자및 그제조방법에관한것이다. 본발명에따른반도체소자는그 일면상에리세스부를갖는제1 반도체칩; 상기제1 반도체칩의상기리세스부내에채워진제1 접착패턴; 및상기제1 접착패턴상에배치된제2 반도체칩을포함할수 있다. 제2 반도체칩은향상된열 방출특성을나타낼수 있다.
Abstract translation: 本发明涉及一种半导体器件及其制造方法。 根据本发明的半导体器件包括：具有表面上发射部分的第一半导体芯片; 填充在第一半导体芯片的凹陷部分中的第一粘合剂图案; 以及设置在第一粘合剂图案上的第二半导体芯片。 第二半导体芯片可以表现出改进的散热特性。
-
公开(公告)号：KR1020170089390A
公开(公告)日：2017-08-03
申请号：KR1020160101508
申请日：2016-08-09
Applicant: 한국전자통신연구원
IPC: H01L29/735 , H01L21/28 , H01L29/49 , H01L21/768
Abstract: 반도체소자는기판, 기판상의제1 반도체층및 제1 반도체층상의제2 반도체층을포함하는반도체구조체, 반도체구조체상에제공되는제1 패시베이션패턴, 및반도체구조체상에제공되고, 제1 패시베이션패턴으로부터이격되는제1 및제2 도전패턴들을포함한다.
Abstract translation: 一种半导体器件被提供在衬底上，半导体结构包括衬底上的第一半导体层和第一半导体层上的第二半导体层，设置在半导体结构上的第一钝化图案以及第一钝化图案 以及与第一和第二导电图案间隔开的第二和第二导电图案。
-
公开(公告)号：KR102253397B1
公开(公告)日：2021-05-20
申请号：KR1020170105031
申请日：2017-08-18
Applicant: 한국전자통신연구원
Abstract: 본발명은광 스위치의제조방법을개시한다. 그의방법은기판상에하부클래드층을형성하는단계와, 상기하부클래드층 상에제 1 및제 2 도파로들을형성하는단계와, 상기제 1 및제 2 도파로들사이의제 1 및제 2 열전레그들을갖는열전소자를형성하는단계와, 상기제 1 및제 2 도파로들, 상기열전소자그리고상기하부클래드층의일부상에상부클래드층을형성하는단계를포함한다. 상기제 1 및제 2 도파로들을형성하는단계는, 상기하부클래드층 상에실리콘층을형성하는단계와상기실리콘층을식각하여상기제 1 및제 2 도파로들과, 상기제 1 및제 2 열전레그들의예비열전레그들을형성하는단계를포함할수 있다.
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.02 seconds)
