公开(公告)号：DE102013220852B4

公开(公告)日：2015-12-24

申请号：DE102013220852

申请日：2013-10-15

Applicant: GLOBALFOUNDRIES INC ,  IBM

Inventor： XIE RUILONG ,  PARK CHANRO ,  PONOTH SHOM

IPC: H01L21/336 ,  H01L21/822 ,  H01L29/423 ,  H01L29/78

Abstract: Verfahren zum Herstellen einer integrierten Schaltung, wobei das Verfahren umfasst: Vorsehen eines Opfer-Gate-Aufbaus über einem Halbleitersubstrat, wobei der Opfer-Gate-Aufbau zwei Abstandshalter und ein Opfer-Gate-Material zwischen den zwei Abstandshaltern enthält, Vertiefen eines Teils des Opfer-Gate-Materials zwischen den zwei Abstandshaltern, Ätzen von oberen Bereichen der zwei Abstandshalter, wobei das Opfer-Gate-Material als eine Maske verwendet wird, Entfernen eines verbleibenden Teils des Opfer-Gate-Materials und Freilegen von unteren Bereichen der zwei Abstandshalter, Deponieren eines ersten Metalls zwischen den zwei Abstandshaltern, Entfernen des ersten Metalls zwischen den oberen Bereichen der zwei Abstandshalter, und Deponieren eines zweiten Metalls zwischen den oberen Bereichen der zwei Abstandshalter.

公开(公告)号：DE102019215117A1

公开(公告)日：2020-05-07

申请号：DE102019215117

申请日：2019-10-01

Applicant: GLOBALFOUNDRIES INC

Inventor： LICAUSI NICHOLAS V ,  PARK CHANRO ,  XIE RUILONG ,  LABONTE ANDRE P

IPC: H01L23/535 ,  H01L21/768

Abstract: Verbindungsstruktur einer integrierten Schaltung und Verfahren zum Bilden derselben, wobei die Verbindungsstruktur umfasst: mindestens zwei Metallleitungen, die in einer dielektrischen Schicht seitlich voneinander beabstandet sind, wobei die Metallleitungen eine obere Oberfläche unter einer oberen Oberfläche der dielektrischen Schicht aufweisen; eine Hartmaskenschicht auf einem oberen Abschnitt der Seitenwände der Metallleitungen, wobei die Hartmaskenschicht einen Abschnitt aufweist, der sich zwischen den Metallleitungen erstreckt, wobei sich der sich erstreckende Abschnitt unter der oberen Oberfläche der Metallleitungen befindet; und mindestens eine vollständig ausgerichtete Durchkontaktierung auf der oberen Oberfläche einer gegebenen Metallleitung.

公开(公告)号：DE102019206553A1

公开(公告)日：2019-12-12

申请号：DE102019206553

申请日：2019-05-07

Applicant: GLOBALFOUNDRIES INC

Inventor： ECONOMIKOS LAERTIS ,  ZANG HUI ,  XIE RUILONG ,  PARK CHANRO

IPC: H01L21/336 ,  B82Y99/00 ,  H01L21/283 ,  H01L29/41 ,  H01L29/78

Abstract: Ein Verfahren zum Bilden einer Halbleitervorrichtung, wie beispielsweise einer FinFET-Vorrichtung, umfasst ein Bilden eines Gatestapels über einem Kanalbereich einer Halbleiterfinne zwischen Abstandshalterschichten, ein Aussparen des Gatestapels und der Abstandshalterschichten und ein Bilden einer Gateleiterschicht über dem ausgesparten Gatestapel und den Abstandshalterschichten. Die Gateleiterschicht ist so ausgebildet, dass sie einen Ätzschaden an den Abstandshalterschichten während eines nachfolgenden Ätzschrittes verhindert, der zur Bildung von Kontaktöffnungen über Source/Drain-Bereichen der Finne verwendet wird. Die resultierende Struktur zeigt eine verbesserte elektrische Isolation zwischen Gate- und Source/Drain-Kontakten.

公开(公告)号：DE102018202897A1

公开(公告)日：2018-11-29

申请号：DE102018202897

申请日：2018-02-27

Applicant: GLOBALFOUNDRIES INC

Inventor： XIE RUILONG ,  PARK CHANRO ,  SUNG MIN GYU ,  KIM HOON ,  ZANG HUI ,  XU GUOWEI

IPC: H01L21/8234 ,  H01L29/423

Abstract: Die Erfindung betrifft ein Verfahren einer Austauschmetallgatestrukturierung für Nanosheet-Vorrichtungen, umfassend: ein Bilden eines ersten und eines zweiten Nanosheet-Stapels auf einem Substrat, wobei sich der erste und der zweite Nanosheet-Stapel nebeneinander befinden und jeweils vertikale Nanosheets umfassen, die um einen Abstand beabstandet sind; ein Abscheiden eines ersten Metalls, das den ersten Nanosheet-Stapel umgibt und eines zweiten Abschnitts des ersten Metalls, der den zweiten Nanosheet-Stapel umgibt; ein Bilden eines Isolationsbereichs zwischen dem ersten Nanosheet-Stapel und dem zweiten Nanosheet-Stapel; ein Entfernen des zweiten Abschnitts des ersten Metalls, welches den zweiten Nanosheet-Stapel umgibt, durch einen Ätzprozess, wobei der Isolationsbereich verhindert, dass der Ätzprozess den ersten Abschnitt des ersten Metalls erreicht, und dadurch ein Entfernen des ersten Abschnitts des ersten Metalls verhindert; und ein Abscheiden eines zweiten Metalls, welches jedes der Nanosheets des zweiten Nanosheet-Stapels umgibt.

公开(公告)号：DE102013220852A1

公开(公告)日：2014-08-21

申请号：DE102013220852

申请日：2013-10-15

Applicant: GLOBALFOUNDRIES INC ,  IBM

Inventor： XIE RUILONG ,  PARK CHANRO ,  PONOTH SHOM

IPC: H01L21/336 ,  H01L21/822 ,  H01L29/423 ,  H01L29/78

Abstract: Es werden integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen angegeben. In einer beispielhaften Ausführungsform umfasst ein Verfahren zum Herstellen von integrierten Schaltungen das Vorsehen eines Opfer-Gate-Aufbaus über einem Halbleitersubstrat. Der Opfer-Gate-Aufbau umfasst zwei Abstandshalter und ein Opfer-Gate-Material zwischen den zwei Abstandshaltern. Das Verfahren vertieft einen Teil des Opfer-Gate-Materials zwischen den zwei Abstandshaltern. Obere Bereiche der zwei Abstandshalter werden geätzt, wobei das Opfer-Gate-Material als eine Maske verwendet wird. Das Verfahren umfasst das Entfernen eines verbleibenden Teils des Opfer-Gate-Materials und das Freilegen von unteren Bereichen der zwei Abstandshalter. Ein erstes Metall wird zwischen den unteren Bereichen der zwei Abstandshalter deponiert. Ein zweites Metall wird zwischen den oberen Bereichen der zwei Abstandshalter deponiert.

公开(公告)号：DE102019218267A1

公开(公告)日：2020-07-02

申请号：DE102019218267

申请日：2019-11-26

Applicant: GLOBALFOUNDRIES INC

Inventor： XIE RUILONG ,  FROUGIER JULIEN ,  PARK CHANRO ,  CHENG KANGGUO

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/764 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/161

Abstract: Vorrichtung mit einem Substrat und mindestens eine über dem Substrat gebildete Finne. Mindestens ein Transistor ist mit der Finne an einem oberen Abschnitt der Finne integriert. Der Transistor umfasst einen aktiven Bereich, der ein Source, ein Drain und einen Kanalbereich zwischen Source und Drain umfasst. Über dem Kanalbereich ist eine Gate-Struktur gebildet und die Gate-Struktur umfasst ein HKMG und einen Luftspaltabstandhalter, die an gegenüberliegenden Seitenwänden des HKMG ausgebildet sind. Jeder der Luftspaltabstandhalter umfasst einen Luftspalt, der entlang eines Grabensilizidbereichs gebildet wird, und der Luftspalt wird unterhalb einer Oberseite des HKMG gebildet. Über dem aktiven Bereich wird ein Gate-Kontakt gebildet.

公开(公告)号：DE102019200831A1

公开(公告)日：2019-09-12

申请号：DE102019200831

申请日：2019-01-24

Applicant: GLOBALFOUNDRIES INC

Inventor： PARK CHANRO ,  TSAI STAN

IPC: H01L21/283 ,  H01L21/768 ,  H01L23/52 ,  H01L29/417

Abstract: Die vorliegende Erfindung bezieht sich auf Halbleiterstrukturen und insbesondere auf Kontaktstrukturen und Herstellungsverfahren. Das Verfahren umfasst: ein Vertiefen eines Isolationsgebiets zwischen benachbarten Gatestrukturen und unterhalb einer Metallisierungsüberdeckung der Source/Drain-Metallisierung; ein Planarisieren des Metallisierungsüberstands auf ein Niveau der benachbarten Gatestrukturen; und ein Bilden von Source/Drain-Kontakte zu der Source/Drain-Metallisierung auf Seiten der benachbarten Gatestrukturen und über diesen hinaus.

公开(公告)号：DE102019210342A1

公开(公告)日：2020-02-13

申请号：DE102019210342

申请日：2019-07-12

Applicant: GLOBALFOUNDRIES INC

Inventor： FROUGIER JULIEN ,  XIE RUILONG ,  PARK CHANRO ,  CHENG KANGGUO

IPC: H01L29/78 ,  H01L21/283 ,  H01L21/336 ,  H01L29/41

Abstract: Ein Verfahren umfasst ein Bilden einer aktiven Schicht, ein Bilden einer Gatestruktur über einem Kanalbereich der aktiven Schicht, ein Bilden eines Seitenwandabstandshalters neben der Gatestruktur, ein Bilden einer ersten dielektrischen Schicht neben dem Seitenwandabstandshalter, ein Ausnehmen der Gatestruktur, um eine Gateaussparung festzulegen, ein Bilden eines inneren Abstandshalters in der Gateaussparung, ein Bilden einer Deckschicht in der Gateaussparung, ein Ausnehmen der ersten dielektrischen Schicht und des Seitenwandabstandshalters, um Seitenwandoberflächen der Deckschicht freizulegen, ein Entfernen des inneren Abstandshalters, um eine erste Abstandshalteraussparung festzulegen, ein Bilden eines oberen Abstandshalters in der Abstandshalteraussparung und im Kontakt mit Seitenwandoberflächen der Deckschicht, ein Bilden einer zweiten dielektrischen Schicht über dem oberen Abstandshalter und der Deckschicht und ein Bilden einer ersten Kontaktstruktur, die zumindest teilweise in die zweite dielektrische Schicht eingebettet ist und eine Oberfläche des oberen Abstandshalters kontaktiert.

公开(公告)号：DE102019215248A1

公开(公告)日：2020-04-09

申请号：DE102019215248

申请日：2019-10-02

Applicant: GLOBALFOUNDRIES INC

Inventor： ZANG HUI ,  ECONOMIKOS LAERTIS ,  PANDEY SHESH MANI ,  PARK CHANRO ,  XIE RUILONG

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/088

Abstract: Prozesse bilden integrierte Schaltkreisvorrichtungen, die parallele Finnen umfassen, wobei die Finnen in einer ersten Richtung strukturiert sind. Parallele Gatestrukturen kreuzen die Finnen in einer zweiten Richtung, die zu der ersten Richtung senkrecht ist, wobei die Gatestrukturen einen unteren Teil neben den Finnen und einen von den Finnen entfernten oberen Teil aufweisen. Auf den Finnen befinden sich zwischen den Gatestrukturen Source/Drain-Strukturen. Auf den Source/Drain-Strukturen sind Source/Drain-Kontakte angeordnet, und mehrere Isolatorschichten sind zwischen den Gatestrukturen und den Source/Drain-Kontakten angeordnet. Zusätzliche obere Seitenwandabstandshalter sind zwischen dem oberen Teil der Gatestrukturen und den mehreren Isolatorschichten angeordnet.