公开(公告)号：EP1946200A4

公开(公告)日：2008-11-26

申请号：EP06787992

申请日：2006-07-19

Applicant: IBM

Inventor： BOSE PRADIP ,  BUYUKTOSUNOGLU ALPER ,  HU ZHIGANG ,  JACOBSON HANS MIKAEL ,  SRINIVASAN VIJAYALAKSHMI ,  ZYUBAN VICTOR

IPC: G06F1/32

CPC classification number: G06F1/3203 ,  G06F1/3287 ,  G06F1/329 ,  G06F9/30145 ,  G06F9/382 ,  G06F9/3836 ,  G06F9/3842 ,  G06F9/3867 ,  Y02D10/171 ,  Y02D10/24

Abstract: A device for controlling power parameters in a microprocessor includes a resource activation control unit for controlling the maximum power of the microprocessor and two or more resources. The resource activation control unit controls the activation of the resources such that the consumed and dissipated power of the microprocessor does not exceed a power bound which is configurable to a predetermined value below the maximum power.

公开(公告)号：JP2004334872A

公开(公告)日：2004-11-25

申请号：JP2004135680

申请日：2004-04-30

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： BOSE PRADIP ,  BROOKS DAVID M ,  COOK PETER W ,  EMMA PHILIP G ,  GSCHWIND MICHAEL K ,  SCHUSTER STANLEY E ,  SRINIVASAN VIJAYALAKSHMI

IPC: G06F1/32 ,  G06F9/38 ,  G06F15/78

CPC classification number: G06F9/3869 ,  G06F1/3203 ,  G06F1/3243 ,  G06F1/3246 ,  G06F1/3287 ,  Y02D10/152 ,  Y02D10/171

Abstract: PROBLEM TO BE SOLVED: To reduce power consumption of a processor without tolerating the loss in performance and reduce leak power of the processor. SOLUTION: An integrated circuit device (IC) comprises a unit power adjusting mechanism, a leak reduction circuit which reduces LdI/de noise in the integrated circuit device to adjustably reduce leak power, and an activity prediction unit 130 which calls active/dormant states in the IC. The activity prediction unit 130 determines turn-on and turn-off times for IC unit. The activity prediction unit 130 controls a supply voltage selection circuit, selectively pass the supply voltage to a supply line at predicted turn-on time, and selectively inhibits the supply voltage at predicted turn-off time. COPYRIGHT: (C)2005,JPO&NCIPI

公开(公告)号：WO2007024374A3

公开(公告)日：2007-09-20

申请号：PCT/US2006028210

申请日：2006-07-19

Applicant: IBM ,  BOSE PRADIP ,  BUYUKTOSUNOGLU ALPER ,  HU ZHIGANG ,  JACOBSON HANS MIKAEL ,  SRINIVASAN VIJAYALAKSHMI ,  ZYUBAN VICTOR

Inventor： BOSE PRADIP ,  BUYUKTOSUNOGLU ALPER ,  HU ZHIGANG ,  JACOBSON HANS MIKAEL ,  SRINIVASAN VIJAYALAKSHMI ,  ZYUBAN VICTOR

IPC: G06F1/00 ,  G06F1/26 ,  G06F1/32

CPC classification number: G06F1/3203 ,  G06F1/3287 ,  G06F1/329 ,  G06F9/30145 ,  G06F9/382 ,  G06F9/3836 ,  G06F9/3842 ,  G06F9/3867 ,  Y02D10/171 ,  Y02D10/24

Abstract: A device for controlling power parameters in a microprocessor (10) includes a resource activation control unit (12) for controlling the maximum power of the microprocessor (10) and two or more resources (26 1 , 26 2 , 26 3 ). The resource activation control unit (12) controls the activation of the resources (26 1, 26 2 , 26 3 ).such that the consumed and dissipated power of the microprocessor (10) does not exceed a power bound which is configurable to a predetermined value below the maximum power.

Abstract translation: 一种用于控制微处理器（10）中的功率参数的装置包括用于控制微处理器（10）的最大功率和两个或更多个资源（26 1， SUB> 2 ，26 3 3）。 资源激活控制单元（12）控制资源（26 1，...，26，26，3）的激活，使得消耗的 并且微处理器（10）的耗散功率不超过可配置到低于最大功率的预定值的功率限制。

公开(公告)号：WO2008008211A2

公开(公告)日：2008-01-17

申请号：PCT/US2007015189

申请日：2007-06-29

Applicant: IBM ,  BOSE PRADIP ,  HU ZHIGANG ,  LI XIOADONG ,  RIVERS JUDE A

Inventor： BOSE PRADIP ,  HU ZHIGANG ,  LI XIOADONG ,  RIVERS JUDE A

IPC: G06F11/00

CPC classification number: G06F12/0804 ,  G06F11/1497 ,  G06F2212/1032

Abstract: A write filter cache system for protecting a microprocessor core from soft errors and method thereof are provided. In one aspect, data coming from a processor core to be written in primary cache memory, for instance, Ll cache memory system, is buffered in a write filter cache placed between the primary cache memory and the processor core. The data from the write filter is move to the main cache memory only if it is verified that main thread's data is soft error free, for instance, by comparing the main thread's data with that of its redundant thread. The main cache memory only keeps clean data associated with accepted checkpoints.

Abstract translation: 提供了一种用于保护微处理器内核免受软错误的写过滤器高速缓存系统及其方法。 在一个方面，来自处理器核心的要写入主高速缓存存储器（例如，L1缓存存储器系统）的数据被缓存在放置在主高速缓存存储器和处理器核心之间的写入过滤器高速缓存中。 只有在验证主线程的数据是软错误的情况下，例如通过将主线程的数据与其冗余线程的数据进行比较，才将写入过滤器的数据移动到主缓存器。 主缓存只保留与接受检查点关联的干净数据。

公开(公告)号：DE112018004142T5

公开(公告)日：2020-04-23

申请号：DE112018004142

申请日：2018-08-02

Applicant: IBM

Inventor： BIRAN GIORA ,  LOBO PREETHAM ,  WEBEL TOBIAS ,  BUYUKTOSUNOGLU ALPER ,  VEZYRTZIS CHRISTOS ,  BERTRAN MONFORT RAMON ,  CHUANG PIERCE I-JEN ,  RESTLE PHILLIP JOHN ,  BOSE PRADIP

IPC: G06F1/30 ,  G06F1/28 ,  G06F1/32 ,  G06F9/38

Abstract: Es werden Techniken bereitgestellt, die eine Verringerung und/oder Minderung eines Spannungseinbruchs in einem Prozessorkern ermöglichen. In einem Beispiel kann ein System einen Hauptspeicher, in dem durch einen Computer ausführbare Komponenten gespeichert sind, und einen Prozessor aufweisen, der diese ausführt. Die durch einen Computer ausführbaren Komponenten können eine Beobachtungskomponente aufweisen, die ein oder mehrere Ereignisse in einer ersten Stufe einer Prozessor-Pipeline erkennt. Bei einem Ereignis aus dem einen oder den mehreren Ereignissen kann es sich um ein definiertes Ereignis handeln, das als einen Pegel an Leistung, die während einer zweiten Stufe der Prozessor-Pipeline verbraucht wird, erhöhend ermittelt wird. Die durch einen Computer ausführbaren Komponenten können auch eine Anweisungskomponente, die vor der Erhöhung des Pegels der Leistung, die während der zweiten Stufe der Prozessor-Pipeline verbraucht wird, eine Gegenmaßnahme zur Minderung eines Spannungseinbruchs anwendet, und eine Rückkopplungskomponente aufweisen, die der Anweisungskomponente eine Benachrichtigung bereitstellt, die einen Erfolg oder einen Misserfolg eines Ergebnisses der Gegenmaßnahme zur Minderung eines Spannungseinbruchs anzeigt.

公开(公告)号：DE112018003087T5

公开(公告)日：2020-03-05

申请号：DE112018003087

申请日：2018-07-27

Applicant: IBM

Inventor： VEZYRTZIS CHRISTOS ,  CHUANG PIERCE I-JEN ,  BUYUKTOSUNOGLU ALPER ,  RESTLE PHILLIP JOHN ,  BOSE PRADIP

IPC: G06F1/32

Abstract: Es werden Techniken zum Ermöglichen einer On-Chip-Rauschreduzierung und/oder - minderung der Versorgungsspannung unter Verwendung von lokalen Detektionsschleifen in einem Prozessorkern bereitgestellt. In einem Beispiel kann ein durch einen Computer umgesetztes Verfahren ein Erkennen, durch einen Prozessorkern, eines Spannungseinbruchs auf einem ersten Bereich des Prozessorkerns aufweisen. Das durch einen Computer umgesetzte Verfahren kann auch ein Übertragen, durch den Prozessorkern, von Spannungseinbruchinformationen zu einem lokalen Controller, der sich in dem ersten Bereich befindet, und zu einem globalen Controller, der sich in dem Prozessorkern befindet, aufweisen. Ferner kann das durch einen Computer umgesetzte Verfahren ein Anwenden, durch den Prozessorkern, einer ersten Minderungsgegenmaßnahme auf den ersten Bereich des Prozessorkerns in Reaktion auf eine lokale Anweisung aufweisen, die von dem lokalen Controller empfangen wurde. Die lokale Anweisung kann eine Angabe der ersten Minderungsgegenmaßnahme aufweisen.

公开(公告)号：AU2003269997A1

公开(公告)日：2005-04-14

申请号：AU2003269997

申请日：2003-08-26

Applicant: COOK PETER W ,  EMMA PHILIP G ,  JACOBSON HANS M ,  KUDVA PRABHAKAR N ,  SCHUSTER STANLEY E ,  RIVERS JUDE A ,  ZYUBAN VICTOR V ,  IBM ,  BOSE PRADIP ,  CITRON DANIEL M

Inventor： COOK PETER W ,  EMMA PHILIP G ,  JACOBSON HANS M ,  KUDVA PRABHAKAR N ,  SCHUSTER STANLEY E ,  RIVERS JUDE A ,  ZYUBAN VICTOR V ,  BOSE PRADIP ,  CITRON DANIEL M

IPC: G06F1/04 ,  G06F1/32 ,  G06F9/38

Abstract: A synchronous integrated circuit such as a scalar processor or superscalar processor. Circuit components or units are clocked by and synchronized to a common system clock. At least two of the clocked units include multiple register stages, e.g., pipeline stages. A local clock generator in each clocked unit combines the common system clock and stall status from one or more other units to adjust register clock frequency up or down.

公开(公告)号：DE112018003087B4

公开(公告)日：2021-12-23

申请号：DE112018003087

申请日：2018-07-27

Applicant: IBM

Inventor： VEZYRTZIS CHRISTOS ,  CHUANG PIERCE I-JEN ,  BUYUKTOSUNOGLU ALPER ,  RESTLE PHILLIP JOHN ,  BOSE PRADIP

IPC: G06F1/32 ,  G06F1/28

Abstract: Einheit (300) zum Ermöglichen einer Reduzierung eines On-Chip-Versorgungsspannungsrauschens, aufweisend:einen ersten Sensor (108) für Spannungsrauschen, der sich auf einer ersten Einheit (104) eines Prozessorkerns (102) befindet, wobei der erste Sensor für Spannungsrauschen einen ersten Spannungseinbruch auf der ersten Einheit erkennt, und wobei der Prozessorkern in die erste Einheit und eine zweite Einheit (106) geteilt ist;eine globale Rauschverwaltungskomponente (116), die sich in dem Prozessorkern befindet, und die von dem ersten Sensor für Spannungsrauschen eine Angabe des ersten Spannungseinbruchs empfängt und ein globales Rauschminderungsverfahren in dem Prozessorkern einschließlich der ersten und der zweiten Einheit umsetzt; undeine erste lokale Rauschverwaltungskomponente (110), die sich in der ersten Einheit befindet und sich von der globalen Rauschverwaltungskomponente unterscheidet, betriebsfähig für:ein Empfangen, von dem ersten Sensor für Spannungsrauschen, der Angabe des ersten Spannungseinbruchs; undein Umsetzen eines ersten Rauschminderungsverfahrens auf der ersten Einheit.

公开(公告)号：DE60327953D1

公开(公告)日：2009-07-23

申请号：DE60327953

申请日：2003-08-26

Applicant: IBM

Inventor： BOSE PRADIP ,  CITRON DANIEL M ,  COOK PETER W ,  EMMA PHILIP G ,  JACOBSON HANS M ,  KUDVA PRABHAKAR N ,  SCHUSTER STANLEY E ,  RIVERS JUDE A ,  ZYUBAN VICTOR V

IPC: G06F9/38 ,  G06F1/32

公开(公告)号：AT433581T

公开(公告)日：2009-06-15

申请号：AT03751891

申请日：2003-08-26

Applicant: IBM

Inventor： BOSE PRADIP ,  CITRON DANIEL ,  COOK PETER ,  EMMA PHILIP ,  JACOBSON HANS ,  KUDVA PRABHAKAR ,  SCHUSTER STANLEY ,  RIVERS JUDE ,  ZYUBAN VICTOR

IPC: G06F9/38 ,  G06F1/32