Abstract:
An interconnect structure, comprising: a lower level wire (200) having a side and a bottom, the lower level wire comprising: a lower core conductor (220) and a lower conductive liner (215), the lower conductive liner on the side and the bottom of the lower level wire; an upper level (205) wire having a side and a bottom, the upper level wire comprising an upper core conductor (230) and an upper conductive liner (225), the upper conductive liner on the side and the bottom of the upper level wire; and the upper conductive liner in contact with the lower core conductor and also in contact with the lower conductive liner in a liner-to-liner contact region (240A), (240B).
Abstract:
An underlying interconnect level containing underlying W vias embedded in a dielectric material layer are formed on a semiconductor substrate. A metallic layer stack (360L, Figure 5) comprising, from bottom to top, a low-oxygen-reactivity metal layer (10), a bottom transition metal layer (20), a bottom transition metal nitride layer (30), an aluminum-copper layer (40), an optional top transition metal layer (50), and a top transition metal nitride layer (60). The metallic layer stack is lithographically patterned to form at least one aluminum-based metal line, which constitutes a metal interconnect structure. The low-oxygen- reactivity metal layer enhances electromigration resistance of the at least one aluminum-based metal line since formation of compound between the bottom transition metal layer and the dielectric material layer is prevented by the low-oxygen-reactivity metal layer, which does not interact with the dielectric material layer.
Abstract:
Ein topographisches Merkmal (305) ist in unmittelbarer Nähe zu einer leitfähigen Bond-Kontaktstelle (235) ausgebildet, die dazu verwendet wird, einen Lötkontakthügel (160) mit einem Halbleiter-Chip (140) zu verbinden. Das topographische Merkmal (305) ist durch einen Zwischenraum (310) von der leitfähigen Bond-Kontaktstelle (235) getrennt. Bei einer Ausführungsform ist das topographische Merkmal (305) an einer Stelle ausgebildet, die sich etwas jenseits der äußeren Begrenzung des Lötkontakthügels (160) befindet, wobei eine Kante des Kontakthügels (160) vertikal so ausgerichtet ist, dass sie mit dem Zwischenraum (310) zusammenfällt, der die leitfähige Bond-Kontaktstelle (235) von dem topographischen Merkmal (305) trennt. Das topographische Merkmal (305) stellt eine Erhöhung der Dicke einer nichtleitfähigen Schicht (240), die über dem Halbleiter-Chip (140) und der leitfähigen Bond-Kontaktstelle (235) angeordnet ist, und eine Verspannungspufferung bereit.
Abstract:
A method for forming an interconnect structure, the interconnect structure comprising: a lower level wire having a side and a bottom, the lower level wire comprising: a lower core conductor and a lower conductive liner, the lower conductive liner on the side and the bottom of the lower level wire; an upper level wire having a side and a bottom, the upper level wire comprising an upper core conductor and an upper conductive liner, the upper conductive liner on the side and the bottom of the upper level wire; and the upper conductive liner in contact with the lower core conductor and also in contact with the lower conductive liner in a liner-to-liner contact region.