公开(公告)号：JP2007053345A

公开(公告)日：2007-03-01

申请号：JP2006188994

申请日：2006-07-10

Applicant: Infineon Technologies Ag ,  インフィネオン テクノロジーズ アクチエンゲゼルシャフト

Inventor： MOOSRAINER KARL HEINZ ,  BENISEK MARTIN ,  DJORDJEVIC SRDJAN

IPC: H01L27/10 ,  G06F12/00 ,  G06F12/06

CPC classification number: G11C5/04 ,  G11C5/063

Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor memory module that enables a signal sent to a memory chip via a different bus to designate a memory module that comes at almost the same time.
SOLUTION: This memory chip is connected to a control chip (SC) via a control clock bus (CLKB1) in a loop fly-by topology. This memory chip is placed on a module circuit substrate in a way that memory chips (U1, U8) of different ranks (G1, G2) are connected alongside to the control clock bus (CLKB1). The data clock bus (DB1) connects memory chips of different ranks to the control chip (SC) respectively in a point-to-point topology, This memory module makes it possible to adjust a control clock signal (CLK1) propagation time to a data clock signal (DQS1) propagation time.
COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供一种半导体存储器模块，其使得经由不同总线发送到存储器芯片的信号能够指定几乎同时进入的存储器模块。 解决方案：该存储器芯片通过控制时钟总线（CLKB1）以循环飞越拓扑连接到控制芯片（SC）。 该存储芯片以不同等级（G1，G2）的存储器芯片（U1，U8）连接到控制时钟总线（CLKB1）的方式放置在模块电路基板上。 数据时钟总线（DB1）分别以点对点拓扑结构将不同级别的存储器芯片连接到控制芯片（SC）。该存储器模块使得可以将控制时钟信号（CLK1）传播时间调整为数据 时钟信号（DQS1）传播时间。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：DE10131939A1

公开(公告)日：2003-02-06

申请号：DE10131939

申请日：2001-07-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHOBER MARTIN ,  BENISEK MARTIN

IPC: G11C5/00 ,  H05K1/18

Abstract: An electronic printed circuit board has a memory module and a contact strip for insertion into another electronic unit. The memory module has at least nine identically designed housing-encapsulated integrated semiconductor memories configured on the printed circuit board. The longer dimension of the housing of one of the semiconductor memories, which is connected as an error correction chip, is oriented perpendicular to the contact strip. The longer dimension of the housings of the other semiconductor memories are oriented parallel to the contact strip. The different orientation of the semiconductor memories makes it possible to reduce the height of the printed circuit board while enabling the rectangular housings to keep the same physical form.

公开(公告)号：DE102005032059B3

公开(公告)日：2007-01-18

申请号：DE102005032059

申请日：2005-07-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DJORDJEVIC SRDJAN ,  MOOSRAINER KARL-HEINZ ,  BENISEK MARTIN

IPC: G11C5/06 ,  G11C5/02

Abstract: A semiconductor memory module comprises a control chip that drives various memory chips on a circuit board. The memory chips are connected to the control chip via a control clock bus in a loop fly-by topology. The memory chips are arranged on the module circuit board in such a way that memory chips of different ranks are in connected to the control clock bus alongside one another. A data clock bus for carrying a data clock signal connects a memory chip of different ranks to the control chip in each case in accordance with a point-to-point topology. The semiconductor memory module enables the propagation time of a control clock signal on the control clock bus to be adapted to the propagation time of the data clock signal on the data clock bus.

公开(公告)号：DE10122701A1

公开(公告)日：2002-11-21

申请号：DE10122701

申请日：2001-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHOBER MARTIN ,  BENISEK MARTIN ,  HOPPE WOLFGANG

IPC: G11C5/04 ,  H05K1/02 ,  H05K1/18

Abstract: A circuit module comprises a circuit board having a plurality of contact elements along a longitudinal edge thereof. The circuit board has arranged thereon a SDRAM memory component, the connections of this SDRAM memory component being each connected via resistance elements, which are implemented as individual resistors, to one of the contact elements through lines of limited length. The individual resistors are arranged in a line which extends parallel to the longitudinal direction of the circuit board.

公开(公告)号：DE102024104507A1

公开(公告)日：2024-09-19

申请号：DE102024104507

申请日：2024-02-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FEHLER ROBERT ,  KESSLER ANGELA ,  KSHIRSAGAR KUSHAL ,  BODANO EMANUELE ,  BENISEK MARTIN

IPC: H01L23/66 ,  H01L21/331 ,  H01L21/336 ,  H01L23/498 ,  H01L23/52 ,  H01L23/538 ,  H01L25/07 ,  H01L25/16 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Halbleiterpackage (100) weist ein Laminat-Package-Substrat (102), ein erstes und ein zweites Leistungstransistor-Die (118, 120), die in das Laminat-Package-Substrat eingebettet sind, ein Treiber-Die (128), das in das Laminat-Package-Substrat eingebettet ist, eine Mehrzahl von I/O-Leitungen (140), die elektrisch mit I/O-Anschlüssen (130) des Treiber-Dies (128) verbunden sind, ein Schaltsignal-Pad (136), das elektrisch mit einem zweiten Lastanschluss (124) des ersten Leistungstransistor-Dies (118) und einem ersten Lastanschluss (122) des zweiten Leistungstransistor-Dies (120) verbunden ist, und ein Abschirmungspad (142), das eingerichtet ist, mindestens eine der I/O-Leitungen (140) gegenüber dem Schaltsignal-Pad (136) elektrisch abzuschirmen während eines Betriebs des ersten und zweiten Leistungstransistor-Dies (118, 120).

公开(公告)号：DE102020126647A1

公开(公告)日：2021-04-29

申请号：DE102020126647

申请日：2020-10-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PALM PETTERI ,  BENISEK MARTIN ,  CHEN LIU ,  DAECHE FRANK ,  MAERZ JOSEF

IPC: H01L23/485 ,  H01L21/60 ,  H01L23/42 ,  H05K1/02 ,  H05K3/30

Abstract: Eine Leistungselektronikeinheit umfasst eine Leiterplatte mit Metallschichten, die auf oder zwischen elektrisch isolierende Schichten laminiert sind, und ein Leistungsbauteil, das in die Leiterplatte eingebettet ist. Eine erste Metallschicht stellt elektrische Kontakte an einer ersten Seite der Leiterplatte bereit. Eine zweite Metallschicht stellt einen thermischen Kontakt auf einer zweiten Seite der Leiterplatte bereit. Eine dritte Metallschicht ist zwischen der ersten Metallschicht und dem Leistungsbauteil positioniert und so konfiguriert, dass sie einen von dem Leistungsbauteil geschalteten Laststrom verteilt. Eine vierte Metallschicht ist zwischen der zweiten Metallschicht und dem Leistungsbauteil positioniert und als primärer Wärmeleitungspfad für Wärme konfiguriert, die von dem Leistungsbauteil während des Schaltens des Laststroms erzeugt wird. Eine erste elektrisch isolierende Schicht trennt die vierte Metallschicht von der zweiten Metallschicht, sodass die vierte Metallschicht von der zweiten Metallschicht elektrisch isoliert, aber thermisch mit ihr verbunden ist.