公开(公告)号：WO03086956A2

公开(公告)日：2003-10-23

申请号：PCT/EP0302756

申请日：2003-03-17

Applicant: INFINEON TECHNOLOGIES AG ,  DAECHE FRANK ,  TIMME HANS-JOERG

Inventor： DAECHE FRANK ,  TIMME HANS-JOERG

IPC: B81B7/00

CPC classification number: B81C1/00333 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The invention relates to a method for producing a housing, whereby a base comprising first contacts is provided with a layer which can be photolithographically structured in such a way as to uncover the contacts. A chip which has a micromechanical structure located between second contacts on said chip is provided with a layer which can be photolithographically structured in such a way as to create a recess in the region of the micromechanical structure and in the region of the second contacts. Once the base and the chip have been joined, the base is etched off.

Abstract translation: 在与第一接触元件的底板的情况下的制造方法具备光刻图案化层，其被图案化以暴露接触元件。 与微机械结构，其位于所述第二接触元件的芯片上之间的芯片上设置有光刻图案化层，其被图案化在微机械结构的区域中并且在所述第二接触元件的区域以创建一个凹部。 连接基部和底座通过蚀刻除去所述芯片之后。

公开(公告)号：DE102022114941A1

公开(公告)日：2022-12-22

申请号：DE102022114941

申请日：2022-06-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： STOEK THOMAS ,  DAECHE FRANK ,  TAN CHEE VOON

IPC: H01L21/60 ,  H01L23/495 ,  H01L23/498 ,  H01L25/07 ,  H05K1/18

Abstract: Ein Leistungsmodul zur Leiterplatten-Einbettung beinhaltet Folgendes: einen Leiterrahmen; ein Leistungshalbleiter-Die mit einem ersten Lastanschluss und einem Steueranschluss an einer ersten Seite des Leistungshalbleiter-Dies und einem zweiten Lastanschluss an der gegenüberliegenden Seite, wobei der zweite Lastanschluss mit dem Leiterrahmen verlötet ist; einen ersten Metallclip, der mit dem ersten Lastanschluss verlötet ist und einen ersten Anschluss des Leistungsmoduls an einer ersten Seite des Leistungsmoduls bildet; und einen zweiten Metallclip, der mit dem Steueranschluss verlötet ist und einen zweiten Anschluss des Leistungsmoduls an der ersten Seite des Leistungsmoduls bildet. Der Leiterrahmen bildet einen dritten Anschluss des Leistungsmoduls an der ersten Seite des Leistungsmoduls, oder ein dritter Metallclip ist mit dem Leiterrahmen verlötet und bildet den dritten Anschluss. Die Leistungsmodulanschlüsse sind innerhalb von +/- 30 µm an der ersten Seite des Leistungsmoduls koplanar.

公开(公告)号：DE102004048203A1

公开(公告)日：2005-12-29

申请号：DE102004048203

申请日：2004-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WEBER MICHAEL ,  DANGELMAIER JOCHEN ,  THEUSS HORST ,  DAECHE FRANK

IPC: H01L23/31 ,  H01L23/495 ,  H01L23/50 ,  H01L25/065 ,  H01L25/10 ,  H05K1/11 ,  H05K1/18 ,  H05K3/34

Abstract: The module has an electronic component (1) with a semiconductor chip (2) enclosed in a plastic casing (3). The casing has a vertical opening (7,9) provided with continuous metallization (8,10). In the region nearby the top of vertical opening, a layer of soldering paste is provided which connects the metallization to the contact of another electronic component. Independent claims are also included for the following: (A) Electronic circuit with a stacked semiconductor module; and (B) Method for the manufacture of stacked semiconductor module.

公开(公告)号：DE10216267A1

公开(公告)日：2003-10-30

申请号：DE10216267

申请日：2002-04-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAECHE FRANK ,  TIMME HANS JOERG

IPC: B81B7/00 ,  B81C3/00 ,  H01L21/52 ,  H01L21/58

Abstract: In a housing manufacturing method a base is provided with first contact elements with a photolithographically patternable layer that is patterned for exposing the contact elements. A chip with a micromechanical structure lying between second contact elements at the chip is provided with a photolithographically patternable layer which is patterned in order to provide a recess in the area of the micromechanical structure and in the area of the second contact elements. After joining the base and the chip the base is removed by etching.

公开(公告)号：DE102020109557B3

公开(公告)日：2021-07-29

申请号：DE102020109557

申请日：2020-04-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KNIPPER RICHARD ,  DAECHE FRANK

IPC: H01L21/784 ,  H01L21/283 ,  H01L21/56 ,  H01L23/482 ,  H05K1/18

Abstract: Ein Verfahren zur Herstellung eines Halbleitergehäuses umfasst: Bereitstellen eines Halbleiterwafers mit einer ersten Seite und einer gegenüberliegenden zweiten Seite, wobei der Halbleiterwafer auf einem ersten Träger so angeordnet ist, dass die zweite Seite des Halbleiterwafers dem Träger zugewandt ist, Maskieren von Sägestraßen auf der ersten Seite des Halbleiterwafers mit einer Maske, Abscheiden einer ersten Metallschicht auf der maskierten ersten Seite des Halbleiterwafers durch Kaltgasspritzen oder durch Hochgeschwindigkeitsflammspritzen oder durch plasmaunterstützte Kaltabscheidung, sodass die erste Metallschicht die Sägestraßen nicht bedeckt, wobei die abgeschiedene erste Metallschicht eine Dicke von 50 µm oder mehr aufweist, Vereinzeln des Halbleiterwafers in eine Vielzahl von Halbleiterchips durch Sägen des Halbleiterwafers entlang der Sägestraßen, und Einkapseln der Vielzahl von Halbleiterchips mit einer Verkapselung, sodass die erste Metallschicht auf einer ersten Seite der Verkapselung freigelegt wird.

公开(公告)号：DE102011056403B4

公开(公告)日：2019-06-06

申请号：DE102011056403

申请日：2011-12-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAECHE FRANK ,  HÖGLAUER JOSEF ,  LANDAU STEFAN ,  MAHLER JOACHIM ,  PRUECKL ANTON

IPC: H01L23/48 ,  H01L21/58 ,  H01L21/60 ,  H01L25/18

Abstract: Die-Anordnung (500), aufweisend:einen Träger (101) mit einer ersten Seite (101a) und einer der ersten Seite (101a) gegenüberliegenden zweiten Seite (101b), wobei der Träger (101) eine Öffnung (104) aufweist, welche von der ersten Seite (101a) des Trägers (101) zu der zweiten Seite (101b) des Trägers (101) führt;einen ersten Die (102), der über der ersten Seite (101a) des Trägers (101) angeordnet ist und den Träger (101) elektrisch kontaktiert;einen zweiten Die (103), der über der zweiten Seite (101b) des Trägers (101) angeordnet ist und den Träger (101) elektrisch kontaktiert;eine elektrische Kontaktstruktur (105), die durch die Öffnung (104) in dem Träger (101) führt und den zweiten Die (103) elektrisch kontaktiert;wobei der erste Die (102) und der zweite Die (103) jeweils eine Vorderseite (102a, 103a) und eine der Vorderseite (102a, 103a) gegenüberliegende Rückseite (102b, 103b) aufweisen,wobei der erste Die (102) so über der ersten Seite (101a) des Trägers (101) angeordnet ist, dass die Rückseite (102b) des ersten Dies (102) in Richtung der ersten Seite (101a) des Trägers (101) zeigt; undwobei der zweite Die (103) so über der zweiten Seite (101b) des Trägers (101) angeordnet ist, dass die Vorderseite (103a) des zweiten Dies (103) in Richtung der zweiten Seite (101b) des Trägers (101) zeigt;wobei der erste Die (102) einen elektrischen Kontakt (508) aufweist, der sich auf der Rückseite (102b) des ersten Dies (102) befindet, wobei der elektrische Kontakt (508) des ersten Dies (102) ein Source/Drain-Kontakt ist;wobei der zweite Die (103) einen ersten elektrischen Kontakt (509), der sich auf der Vorderseite (103a) des zweiten Dies (103) befindet, und einen zweiten elektrischen Kontakt (510), der sich auf der Rückseite (103b) des zweiten Dies (103) befindet, aufweist, wobei der erste elektrische Kontakt (509) des zweiten Dies (103) ein erster Source/Drain-Kontakt des zweiten Dies (103) ist und wobei der zweite elektrische Kontakt (510) des zweiten Dies (103) ein zweiter Source/Drain-Kontakt des zweiten Dies (103) ist;wobei der elektrische Kontakt (508) des ersten Dies (102) und der erste elektrische Kontakt (509) des zweiten Dies (103) über den Träger (101) elektrisch miteinander verbunden sind; undwobei der zweite elektrische Kontakt (510) des zweiten Dies (103) von der elektrischen Kontaktstruktur (105) elektrisch kontaktiert ist.

公开(公告)号：DE10246101A1

公开(公告)日：2004-04-15

申请号：DE10246101

申请日：2002-10-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAECHE FRANK ,  WEBER MICHAEL ,  DANGELMAIER JOCHEN ,  EHRLER GUENTER ,  MECKES ANDREAS

IPC: B81B7/00 ,  B81C3/00 ,  H01L23/04

Abstract: Production of a housing for a chip with a micro-mechanical structure used in the production of micro-mechanical switches comprises preparing a base having a first photolithographic structurable layer, structuring and further processing. Production of a housing for a chip with a micro-mechanical structure (22) comprises preparing a first base having a first photolithographic structurable layer, structuring the first layer to form a lid for the micro-mechanical structure, preparing a chip with the micro-mechanical structure arranged on a main surface of the chip between first contact elements, applying a second photolithographic structurable layer (28) on a partial region of the main surface of the chip, structuring the second layer to form a recess (32) surrounded by a wall (30) in the second layer and to expose the contact elements, joining the first base and the chip, removing the first base to obtain a chip with a hollow chamber, joining the second base and the chip so that the first contact elements are connected to the second base via a conducting structure, and removing the second base to expose the conducting structure.

公开(公告)号：DE10142114C1

公开(公告)日：2003-02-13

申请号：DE10142114

申请日：2001-08-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DAECHE FRANK ,  ZUHR BERNHARD

IPC: H01L25/065 ,  H01L23/50 ,  H01L21/60 ,  H01L21/58

Abstract: The electronic component (2) has at least 2 semiconductor chips (4,6) mounted on an intermediate carrier (8), provided on its underside (82) with external contacts (85) positioned in a common plane with external contacts (43) provided by the active surface (41) of one of the chips. The rear surface (42) of this chip faces the passive or active surface (61) of the second chip. An Independent claim for manufacture of an electronic component is also included.

公开(公告)号：DE102016105096B4

公开(公告)日：2021-05-27

申请号：DE102016105096

申请日：2016-03-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WOJNOWSKI MACIEJ ,  DAECHE FRANK ,  UMAR ZEESHAN

IPC: H01L23/485 ,  H01L27/06

Abstract: Vorrichtung, umfassend:einen Halbleiterchip (10);eine Vielzahl von ebenen Metallisierungsschichten (12), die über einer Hauptfläche des Halbleiterchips (10) angeordnet sind;eine Vielzahl von zweiten ebenen Metallisierungsschichten (40), die neben einer Seitenfläche des Halbleiterchips (10) angeordnet sind; undeine passive Komponente (16), umfassend:Wicklungen, wobei jede der Wicklungen in einer der Vielzahl von ebenen Metallisierungsschichten (12) ausgebildet ist, undzweite Wicklungen, die mit den Wicklungen elektrisch gekoppelt sind, wobei jede der zweiten Wicklungen in einer der Vielzahl von zweiten ebenen Metallisierungsschichten (40) ausgebildet ist, wobei die zweiten Wicklungen den Halbleiterchip (10) umgeben.

公开(公告)号：DE102018118251A1

公开(公告)日：2020-01-30

申请号：DE102018118251

申请日：2018-07-27

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  DAECHE FRANK

IPC: H01L23/492 ,  H01L21/58

Abstract: Eine Chipanordnung (100) mit einem Träger (102), einer Metallgitteranordnung (106) mit mindestens einer Öffnung (108), wobei die Metallgitteranordnung (106) mit einem Befestigungsmaterial (104) an dem Träger (102) befestigt ist, wobei die Metallgitteranordnung (106) und der Träger (102) mindestens einen Hohlraum (112) definieren, von denen jeder durch eine der mindestens einen Öffnung (108) und den Träger (102) gebildet ist, und einem elektronischen Chip (116), der in jedem von dem mindestens einen Hohlraum (112) montiert ist.