公开(公告)号：DE102018115637A1

公开(公告)日：2020-01-02

申请号：DE102018115637

申请日：2018-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BRANDT PHILIP ,  FEHR MATTHIAS ,  LERCHER ERWIN ,  MAECKEL HELMUT ,  SCHRAML KONRAD

IPC: H01L29/06 ,  H01L25/07 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Leistungshalbleiterbauelement (1) umfasst einen Halbleiterkörper (10) mit einem aktiven Gebiet (106), das zum Leiten eines Laststroms zwischen einer vorderseitigen ersten Lastanschlussstruktur (11) und einer rückseitigen zweiten Lastanschlussstruktur (12) konfiguriert ist, einem Drift-Gebiet (100) von einem ersten Leitfähigkeitstyp (100) und einem Chiprand (109), der den Halbleiterkörper (10) lateral abschließt. Das Leistungshalbleiterbauelement (1) umfasst eine Randabschlussstruktur (108), die lateral zwischen dem Chiprand (109) und dem aktiven Gebiet (106) angeordnet ist. Die Randabschlussstruktur (108) ist zumindest teilweise in dem Halbleiterkörper (10) enthalten und umfasst ein Halbleiterrandabschlussgebiet (107) von einem zweiten Leitfähigkeitstyp, wobei das Halbleiterrandabschlussgebiet (107) auf der Vorderseite (10-1) angeordnet ist, und eine Abschirmschicht (15), die ein Halbleitermaterial umfasst und durch eine erste Isolierschicht (161) von dem Halbleiterrandabschlussgebiet (107) isoliert ist. Die Abschirmschicht (15) umfasst ein erstes Abschirmgebiet (151) von dem ersten Leitfähigkeitstyp und ein zweites Abschirmgebiet (152) von dem zweiten Leitfähigkeitstyp. Ein lateraler Übergang zwischen dem ersten Abschirmgebiet (151) und dem zweiten Abschirmgebiet (152) bildet einen ersten pn-Übergang (153). Das zweite Abschirmgebiet (152) und das Halbleiterrandabschlussgebiet (107) haben einen gemeinsamen lateralen Erstreckungsbereich (X1).

公开(公告)号：DE102018132237B4

公开(公告)日：2025-02-06

申请号：DE102018132237

申请日：2018-12-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUER JOSEF-GEORG ,  BRANDENBURG JENS ,  CAR DIANA ,  HUMBEL OLIVER ,  KOCH PHILIPP SEBASTIAN ,  KOPROWSKI ANGELIKA ,  KREMP SEBASTIAN ,  KURZMANN THOMAS ,  LERCHER ERWIN ,  RUETHING HOLGER

IPC: H10D62/10 ,  H10D12/01 ,  H10D30/01 ,  H10D30/60 ,  H10D30/67

Abstract: Leistungshalbleitervorrichtung (1), das Folgendes umfasst:- einen Halbleiterkörper (10) mit einer Vorderseite (10-1), die mit einer ersten Lastanschlussstruktur (11) gekoppelt ist, einer Rückseite (10-2), die mit einer zweiten Lastanschlussstruktur (12) gekoppelt ist, und einem lateralen Chiprand (109);- ein aktives Gebiet (16), das in einem leitenden Zustand der Leistungshalbleitervorrichtung (1) zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) konfiguriert ist;- ein Randabschlussgebiet (17), das das aktive Gebiet (16) von dem lateralen Chiprand (109) separiert;- eine Isolationsschicht (15), die auf der Vorderseite (10-1) angeordnet ist, wobei ein lateraler Rand (151) der Isolationsschicht (15) wenigstens ein Kontaktloch (H) definiert, wobei das Kontaktloch (H) mit einer Metall- und/oder Polysiliciumschicht (111) gefüllt ist, die sich in Kontakt mit einem dotierten Halbleitergebiet (1711) des Halbleiterkörpers (10) befindet; und- eine Hartpassivierungsschicht (18), die auf eine solche Weise auf der Vorderseite (10-1) in wenigstens einem Teil des Randabschlussgebiets (17) angeordnet ist, dass sich die Hartpassivierungsschicht (18) nicht oberhalb des lateralen Randes (151) der Isolationsschicht (15) erstreckt, wobei die Hartpassivierungsschicht (18) die Metall- und/oder Polysiliciumschicht (111) zumindest teilweise bedeckt.

公开(公告)号：DE102017117306A1

公开(公告)日：2019-01-31

申请号：DE102017117306

申请日：2017-07-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHMIDT GERHARD ,  SCHLÖGL DANIEL ,  LERCHER ERWIN ,  KÜNLE MATTHIAS ,  BAUMGARTL JOHANNES

IPC: H01L21/328 ,  H01L21/28 ,  H01L21/316 ,  H01L21/334 ,  H01L29/36 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Verfahren zum Bilden einer Leistungshalbleitervorrichtung (100) ist bereitgestellt. Das Verfahren beinhaltet Folgendes: Bereitstellen eines Halbleiterwafers (101), der durch einen Czochralski-Prozess gewachsen ist und eine erste Seite (101a) aufweist; Bilden einer n-Typ-Substratdotierungsschicht (105) in dem Halbleiterwafer (101) bei der ersten Seite (101a), wobei die Substratdotierungsschicht (105) eine Dotierungskonzentration von wenigstens 10/cm, typischerweise von wenigstens 10/cmaufweist; und Bilden einer epitaktischen Schicht (19) auf der ersten Seite (101a) des Halbleiterwafers (101) nach dem Bilden der Substratdotierungsschicht (105).

公开(公告)号：DE102015208097B4

公开(公告)日：2022-03-31

申请号：DE102015208097

申请日：2015-04-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHLÖGL DANIEL ,  KÜNLE MATTHIAS ,  LERCHER ERWIN ,  BAUMGARTL JOHANNES ,  SCHULZE HANS-JOACHIM ,  WEISS CHRISTOPH

IPC: H01L21/205 ,  H01L21/265 ,  H01L29/36 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861

Abstract: Verfahren (2) zur Herstellung einer Halbleitervorrichtung (1), umfassend:o Bereitstellen (20) eines Halbleitersubstrats (4), das eine Oberfläche (40) aufweist;o epitaxiales Wachsenlassen (21) einer Rückseiten-Emitter-Schicht (125) auf der Oberseite der Oberfläche (40) entlang einer zur Oberfläche (40) senkrechten, vertikalen Richtung (Z), wobei die Rückseiten-Emitter-Schicht (125) Dotierstoffe eines ersten Leitfähigkeitstyps oder Dotierstoffe eines zweiten Leitfähigkeitstyps aufweist, der zum ersten Leitfähigkeitstyp komplementär ist;o epitaxiales Wachsenlassen (23) einer Drift-Schicht (123), die Dotierstoffe des ersten Leitfähigkeitstyps aufweist, oberhalb der Rückseiten-Emitter-Schicht (125) entlang der vertikalen Richtung (Z), wobei eine Dotierstoffkonzentration der Rückseiten-Emitter-Schicht (125) höher als eine Dotierstoffkonzentration der Drift-Schicht (123) ist; undo Erzeugen (24) einer Body-Region (124) entweder innerhalb oder auf der Oberseite der Drift-Schicht (123) die Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, wobei ein Übergang zwischen der Body-Region (124) und der Drift-Schicht (123) eine pn-Sperrschicht (Zpn) bildet; wobei das epitaxiale Wachsenlassen (23) der Drift-Schicht (123) das Erzeugen eines Dotierstoffkonzentrationsprofils (P) von Dotierstoffen des ersten Leitfähigkeitstyps innerhalb der Drift-Schicht (123) entlang der vertikalen Richtung (Z) umfasst, wobei das Dotierstoffkonzentrationsprofil (P) eine Variation einer Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung (Z) aufweist, und wobei das Verfahren ferner umfasst.o epitaxiales Wachsenlassen (22) einer Pufferschicht (126) auf der Oberseite der Rückseiten-Emitter-Schicht (125) entlang der vertikalen Richtung (Z) vor dem epitaxialen Wachsenlassen (23) der Drift-Schicht auf der Oberseite der Pufferschicht (126), wobei die Pufferschicht (126) Dotierstoffe des ersten Leitfähigkeitstyps mit einer höheren Dotierstoffkonzentration als die Drift-Schicht (123) aufweist, und wobei ein Dotierstoffkonzentrationsprofil (Q) in der Pufferschicht (126) mindestens einen im Wesentlichen linearen Teilbereich (L) umfasst, der eine einer im wesentlichen linearen Zunahme oder einer im Wesentlichen linearen Abnahme der Dotierstoffkonzentration entlang der vertikalen Richtung (Z) über einen Abstand von mindestens 50% der Gesamtausdehnung der Pufferschicht (126) entlang der vertikalen Richtung (Z) aufweist.

公开(公告)号：DE102018132237A1

公开(公告)日：2020-06-18

申请号：DE102018132237

申请日：2018-12-14

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BAUER JOSEF-GEORG ,  BRANDENBURG JENS ,  CAR DIANA ,  HUMBEL OLIVER ,  KOCH PHILIPP SEBASTIAN ,  KOPROWSKI ANGELIKA ,  KREMP SEBASTIAN ,  KURZMANN THOMAS ,  LERCHER ERWIN ,  RUETHING HOLGER

IPC: H01L29/06 ,  H01L21/331 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

Abstract: Leistungshalbleitervorrichtung (1), die eine Leistungshalbleitertransistorkonfiguration aufweist, die Folgendes umfasst: einen Halbleiterkörper (10) mit einer Vorderseite (10-1), die mit einer ersten Lastanschlussstruktur (11) gekoppelt ist, einer Rückseite (10-2), die mit einer zweiten Lastanschlussstruktur (12) gekoppelt ist, und einem lateralen Chiprand (109); ein aktives Gebiet (16), das in einem leitenden Zustand der Leistungshalbleitervorrichtung (1) zum Leiten eines Laststroms zwischen der ersten Lastanschlussstruktur (11) und der zweiten Lastanschlussstruktur (12) konfiguriert ist; und ein Randabschlussgebiet (17), das das aktive Gebiet (16) von dem lateralen Chiprand (109) separiert. Das Randabschlussgebiet (17) umfasst auf der Vorderseite (10-1) ein Schutzgebiet (172), das keinerlei metallische Strukturen umfasst, außer die metallische Struktur ist elektrisch von unten durch eine Polysiliciumschicht (178) abgeschirmt, die sich um eine laterale Entfernung (d5) von wenigstens 20 µm weiter zu dem lateralen Chiprand (109) als die metallische Struktur erstreckt. Das Schutzgebiet (172) ist in einem sperrenden Zustand der Leistungshalbleitervorrichtung (1) dazu konfiguriert, eine Spannungsänderung von wenigstens 90 % einer Sperrspannung innerhalb des Halbleiterkörpers in einer lateralen Richtung von dem aktiven Gebiet (16) zu dem lateralen Chiprand (109) hin aufzunehmen..

公开(公告)号：DE102016102861B3

公开(公告)日：2017-05-24

申请号：DE102016102861

申请日：2016-02-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHMIDT GERHARD ,  LERCHER ERWIN

IPC: H01L21/336 ,  H01L21/331 ,  H01L29/739 ,  H01L29/78

Abstract: Ein Verfahren zum Bilden eines Halbleiterbauelements umfasst ein Einbringen von Dotierstoffen eines ersten Leitfähigkeitstyps in einen Body-Region-nahegelegenen Abschnitt eines Halbleitersubstrats, der eine Basisdotierung des ersten Leitfähigkeitstyps aufweist. Das Einbringen der Dotierstoffe des ersten Leitfähigkeitstyps wird durch eine Maskenstruktur an zumindest einem Teil einer Randregion des Halbleitersubstrats maskiert. Das Verfahren umfasst ferner ein Bilden einer Body-Region einer Transistorstruktur eines zweiten Leitfähigkeitstyps in dem Halbleitersubstrat. Der Body-Region-nahegelegene Abschnitt des Halbleitersubstrats befindet sich benachbart zu der Body-Region der Transistorstruktur.

公开(公告)号：DE102015208097A1

公开(公告)日：2016-11-03

申请号：DE102015208097

申请日：2015-04-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHLÖGL DANIEL ,  KÜNLE MATTHIAS ,  LERCHER ERWIN ,  BAUMGARTL JOHANNES ,  SCHULZE HANS-JOACHIM ,  WEISS CHRISTOPH

IPC: H01L21/205 ,  H01L21/265 ,  H01L29/36 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861

Abstract: Ein Verfahren zur Herstellung einer Halbleitervorrichtung (1) wird vorgestellt. Das Verfahren (2) umfasst: Bereitstellen (20) eines Halbleitersubstrats (4), das eine Oberfläche (40) aufweist; epitaxiales Wachsenlassen (21) einer Rückseiten-Emitter-Schicht (125) auf der Oberseite der Oberfläche (40) entlang einer zur Oberfläche (40) senkrechten, vertikalen Richtung (Z), wobei die Rückseiten-Emitter-Schicht (125) Dotierstoffe eines ersten Leitfähigkeitstyps oder Dotierstoffe eines zweiten Leitfähigkeitstyps, der zu dem ersten Leitfähigkeitstyp komplementär ist, aufweist; epitaxiales Wachsenlassen (23) einer Drift-Schicht (123), die Dotierstoffe des ersten Leitfähigkeitstyps oberhalb der Rückseiten-Emitter-Schicht (125) aufweist, entlang einer vertikalen Richtung (Z), wobei eine Dotierstoffkonzentration der Rückseiten-Emitter-Schicht (125) höher als eine Dotierstoffkonzentration der Drift-Schicht (123) ist; und Erzeugen (24) entweder innerhalb oder auf der Oberseite der Drift-Schicht (123) einer Body-Region (124), die Dotierstoffe des zweiten Leitfähigkeitstyps aufweist, wobei ein Übergang zwischen der Body-Region (124) und der Drift-Schicht (123) eine pn-Sperrschicht (Zpn) bildet. Epitaxiales Wachsenlassen (23) der Drift-Schicht (123) umfasst das Erzeugen eines Dotierstoffkonzentrationsprofils (P) von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung (Z) innerhalb der Drift-Schicht (123), wobei das Dotierstoffkonzentrationsprofil (P) in der Drift-Schicht (123) eine Variation einer Konzentration von Dotierstoffen des ersten Leitfähigkeitstyps entlang der vertikalen Richtung (Z) aufweist.